「memory buffer」を含む例文一覧(3203)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 64 65 次へ＞- Then, the address A is converted into address information B indicating an area in a waiting system buffer memory 32 in the address conversion memory 42, and outputted to a post-conversion main memory address bus 142, and this address information B is supplied through an address switcher 92 to a waiting system buffer memory 32.
そして、アドレス変換メモリ４２では、待機系バッファメモリ３２内の領域を指すアドレス情報Ｂに変換して変換後主メモリアドレスバス１４２に出力し、アドレス切換器９２を経由して待機系バッファメモリ３２にこのアドレス情報Ｂが供給される。 - 特許庁 - When the image formation data received by the first inputting buffer is transferred to the large-capacity memory and is further transferred to the second inputting buffer, and if the image formation data is not present in the large-capacity memory and the second inputting buffer has vacancy, an inputting buffer controller controls to directly transfer the image formation data received by the first inputting buffer to the second inputting buffer.
そして，入力バッファコントローラが，第１の入力バッファに受信された画像形成データを大容量メモリに転送し，更に，第２の入力バッファに転送し，大容量メモリに前記画像形成データがなく第２の入力バッファに空きがある時に，第１の入力バッファに受信した画像形成データを第２の入力バッファに直接転送するよう制御する。 - 特許庁 - An optical disk reading section 522 reads update data from the optical disk 422, and a buffer writing section 531 writes the update data into a buffer memory 426.
光ディスク読出部５２２は光ディスク４２２から更新データを読み出し、バッファ書込部５３１はバッファメモリ４２６に更新データを書き込む。 - 特許庁 - Among images stored in a buffer region 72 that is a buffer for display, an image in a display region 68 is plotted in a frame memory 90 (S14).
表示用バッファであるバッファ領域７２に格納された画像のうち表示領域６８の画像を、フレームメモリ９０に描画する（Ｓ１４）。 - 特許庁 - A display controller 7 reads data blocks from a frame buffer 3 and stores them in a local memory buffer 8 to output these data blocks to a display 2.
ディスプレイコントローラ7は、フレームバッファ3からデータブロックを読み込み、ローカルメモリバッファ8内に格納し、それらのデータブロックをディスプレイ2に出力する。 - 特許庁 - To provide an ATM exchange where a capacity of a memory to count a buffer utilizing amount can be reduced in the case of obtaining a cell buffer usage rate.
セルバッファ使用率を求める際のバッファ使用量をカウントするメモリを低減することができるＡＴＭ交換装置を提供する。 - 特許庁 - A buffer capacity table 301 manages the number of blocks consisting of a plurality of ATM cells stored in a common buffer memory section 301.
バッファ容量テーブル３０１０は、共通バッファメモリ部３０１内に格納されている複数ＡＴＭセルからなるブロックの数を管理する。 - 特許庁 - A virtual memory managing part 122 detects that a certain task exceeds the ensured buffer memory area and detects memory area destruction by such a manner that interrupt due to the detection takes place.
仮想メモリ管理部１２２は、あるタスクが確保したバッファメモリ領域を越えたことを検出しこの検出による割り込みが生じたことでメモリ領域破壊を検知する。 - 特許庁 - When the memory controller cannot acquire data for satisfying a memory request from the prefetch buffer, the main memory is switched to an active power state and the prefetch logic is called.
メモリ・コントローラがプリフェッチ・バッファからメモリ要求を満足させるデータを取得できない場合、主メモリはアクティブな電力状態に切り替えられ、プリフェッチ・ロジックが呼び出される。 - 特許庁 - Then, the memory management device abandons the data as a part of a file of low availability from the buffer memory 4, and stores the data as a part of a file of high availability in the cache memory 5.
そして、利用可能性が低いファイルの一部であるデータをバッファメモリ４から破棄し、利用可能性が高いファイルの一部であるデータをキャッシュメモリ５に保存する。 - 特許庁 - Waveform data stored in an external memory (NAND flash memory or the like) is read out by one page without no interruption to a controller (CPU), and samples can be supplied to the buffer of the waveform memory.
制御部（ＣＰＵ）への割込み無しで、外部メモリ（ＮＡＮＤ型フラッシュメモリ等）に格納した波形データのページ読出しを行い、波形メモリのバッファにサンプル補充する。 - 特許庁 - The memory device includes a plurality of word lines, a memory cell array including a plurality of column lines and a plurality of memory cells, a row decoding section, a K bit prefetch section, and an output buffer section.
メモリ装置は、複数のワードライン、複数のカラムライン、及び複数のメモリセルを含むメモリセルアレイ、ローデコーディング部、Ｋビットプリフェッチ部、及び出力バッファ部を含む。 - 特許庁 - The memory 1 is provided with a memory array 10, an address conversion table 20 and a CAS buffer 30 and the memory array 10 is divided into plural pages 11 each of which consists of several tens kilobytes to several hundreds kilobytes.
メモリ１に、メモリアレイ１０、アドレス変換テーブル２０、ＣＡＳバッファ３０を設け、メモリアレイ１０を数十キロバイトから数百キロバイトのページ１１に分割する。 - 特許庁 - A memory control unit 3A controls the timing of reading the brightness data and color difference data from the buffer memory according to the number of lines of the brightness data and color difference data stored in the buffer memory and the number of lines processed by the LOT sections 4A and 5A during a predetermined period.
メモリ制御部３Ａは、バッファメモリに記憶された輝度データ、色差データのライン数と、所定期間にＬＯＴ部４Ａ、５Ａで処理されるライン数とに応じて、バッファメモリから輝度データ、色差データを読み出すタイミングを制御する。 - 特許庁 - The data throughput of the input side of the buffer memory 1 is measured, and then used memory capacity (threshold) at which a read of data output from the buffer memory 1 should be started is increased when the data throughput decreases, and decreased when increases.
バッファメモリ１の入力側のデータスループットを測定して、そのデータスループットが低下したときに、バッファメモリ１からのデータ出力の読み出しを開始すべき使用メモリ容量（閾値）を増大させ、上昇したときに減少させる。 - 特許庁 - A memory area of a buffer memory which temporarily stores data written in the HDD is managed by clearly dividing into a buffer memory area for sequential data, such as audio data and that for random access data, such as an address book.
ＨＤＤにて読み書きされるデータを一時的に記憶するバッファメモリのメモリ領域を、オーディオデータ等のシーケンシャルデータ用のバッファメモリ領域と、住所録等のランダムアクセスデータ用のバッファメモリ領域とに明確に分けて管理する。 - 特許庁 - Each of the first and second memory chips includes an access signal generation block which generates a main access signal for driving access to the main memory and a buffer access signal for driving access to the buffer memory in response to the address and the control signal.
第１及び第２メモリチップのそれぞれは、アドレス及び制御信号に応答して、メインメモリのアクセスを駆動するメインアクセス信号及びバッファメモリのアクセスを駆動するバッファアクセス信号を発生するアクセス信号発生ブロックを含む。 - 特許庁 - On the basis of the decision, the broadcast processing section 33 determines the capacity size of a buffer memory to be used for the processing operations, and after the determination, a buffer memory region having the capacity size is secured on an external volatile semiconductor memory device 13.
この判断に基づき、送処理部３３は処理動作に使用するバッファメモリの容量サイズを決定して、その決定の後、外部揮発性半導体記憶装置１３に容量サイズのバッファメモリの領域を確保する。 - 特許庁 - In layout structure of the semiconductor memory apparatus 100, a memory cell array 1 is held between the input buffer circuit 5 and the output buffer circuit 6 and the bypass line passes through the memory cell array 1, in a flat view.
半導体記憶装置１００のレイアウト構造では、平面視上、メモリセルアレイ１は入力バッファ回路５と出力バッファ回路６とに挟まれて配置されており、バイパス線はメモリセルアレイ１間を通って配置されている。 - 特許庁 - A semiconductor memory device 1 includes a first memory 10 having a first buffer 12 that receives a first clock and performs input/output of data and a second memory 20 having a second buffer 22 that performs input/output of data.
半導体記憶装置１は、第１のクロックを受け、かつデータの入出力を行う第１のバッファ１２を有する第１のメモリ１０と、データの入出力を行う第２のバッファ２２を有する第２のメモリ２０とを含む。 - 特許庁 - When a buffer memory area ensuring request comes from each task, a buffer memory managing part 121 of an OS(operating system) 12 prepares a virtual page on which a physical page does not exist and allocates the requested memory area just before the virtual page.
ＯＳ１２のバッファメモリ管理部１２１は、各タスクからのバッファメモリ領域確保要求があったとき、物理ページが存在しない仮想ページを用意し要求のあったメモリ領域をこの仮想ページの直前に割り当てる。 - 特許庁 - To efficiently transfer recording data among a host device, a buffer memory and a read/write head.
ホスト装置、バッファメモリ、及び記録再生ヘッド間での記録データの転送を効率的に行う。 - 特許庁 - A common buffer memory section 301 stores a received ATM cell, which is shared by each connection.
共通バッファメモリ部３０１は、入力されたＡＴＭセルを記憶し、各コネクションで共有さる。 - 特許庁 - Recording data inputted from a host computer are successively stored in a 1st buffer memory 62.
ホストコンピュータから入力された記録用データを第１のバッファメモリ６２に順次蓄積する。 - 特許庁 - A buffer 15 temporarily stores at least one piece of data to be written in the non-volatile memory.
バッファ１５は、不揮発性メモリに書き込むべき少なくとも１つのデータを一時的に保持する。 - 特許庁 - To mount many cell buffer circuits onto a circuit even if a counter is configured by using a memory.
メモリを使用してカウンタを構成した場合でも多数のセルバッファ回路を搭載可能にする。 - 特許庁 - After the buffer memory region is secured, the broadcast processing section 33 carries out the multimedia processing operations.
このバッファメモリの領域の確保の後、放送処理部３３はマルチメディア処理動作を実行する。 - 特許庁 - To suppress increase in buffer size even when capacity of a memory increases and even when page size increases.
メモリの大容量化およびページサイズが増加した場合にもバッファサイズの増大を抑えること。 - 特許庁 - To improve the application efficiency of a buffer memory for input cells.
ＡＴＭセルの分配制御装置において、入力セルのバッファメモリの使用効率を改善する。 - 特許庁 - That is, the buffer memory 34 is used for both storage of moving image data and storage of image data.
すなわちバッファメモリ３４を、動画データの保存および画像データの保存の両方に用いている。 - 特許庁 - To set a print system while taking account of the available capacity of a buffer memory for print data.
印刷データ用バッファメモリの利用可能な容量を考慮して印刷方式を設定する。 - 特許庁 - The digital video camera picks up an image of the outside and stores the image as picked-up image data in a buffer memory.
デジタルビデオカメラは、外部の画像を撮像し、撮像画像データとしてバッファメモリに記憶する。 - 特許庁 - In a reproduction processing, image data stored temporarily in the buffer memory 3 can be deleted.
再生処理において、バッファメモリ３に一時記憶している画像データを削除することができる。 - 特許庁 - The image capturing apparatus includes: an imaging unit 11; a buffer memory 13; and a data amount reduction part 19a.
撮像装置は、撮像部１１と、バッファメモリ１３と、データ量削減部１９ａとを備える。 - 特許庁 - PAGE BUFFER CIRCUIT WITH REDUCED AREA, FLASH MEMORY DEVICE INCLUDING THE SAME, AND METHOD OF OPERATING PROGRAM
面積が減少したページバッファ回路と、これを含むフラッシュメモリ装置およびそのプログラム動作方法 - 特許庁 - NAND FLASH MEMORY DEVICE HAVING PAGE BUFFER ADAPTED TO DISCHARGE BIT LINE VOLTAGE DURING ERASE OPERATION
消去動作時ビットライン電圧を放電するページバッファを具備したＮＡＮＤフラッシュメモリ装置 - 特許庁 - METHOD FOR FILTER PROCESSING BY SECURING MEMORY FOR RING BUFFER BY DSP AND ITS FILTER PROCESSING SYSTEM
ＤＳＰによるリング・バッファ用メモリ確保によるフィルタ処理方法及びそのフィルタ処理システム - 特許庁 - SOLID STATE IMAGING DEVICE AND DRIVING METHOD FOR PROCESSING IMAGE DATA WITHOUT REQUIRING FRAME MEMORY BUFFER
フレームメモリバッファなしで映像信号処理を可能とする固体撮像素子及びその駆動方法 - 特許庁 - The memory buffer for calculation 4 transfers the image data of one line after the processing to the thermal head 5.
計算用メモリバッファ４は、処理後の１ライン分の画像データをサーマルヘッド５へ転送する。 - 特許庁 - PAGE BUFFER CIRCUIT OF FLASH MEMORY DEVICE WITH FUNCTION FOR PROGRAMMING DUAL PAGE AND ITS PROGRAM OPERATION METHOD
デュアルページプログラム機能を有するフラッシュメモリ装置のページバッファ回路およびそのプログラム動作方法 - 特許庁 - PAGE BUFFER FOR NONVOLATILE SEMICONDUCTOR MEMORY DEVICE FOR IMPROVING PROGRAM OPERATION SPEED, AND DRIVING METHOD THEREFOR
プログラム動作速度を改善する不揮発性半導体メモリ装置のページバッファおよびその駆動方法 - 特許庁 - To configure EoS communication equipment in which packet losses do not occur, without causing increase in buffer memory.
バッファメモリを増加させることなく、パケットロスを生じさせないＥｏＳ通信装置を構成する。 - 特許庁 - In a 'playback' mode of operation, the signal recorded in the first buffer memory configures the output signal.
再生モードにおいて、第一のバッファ・メモリに記録された信号は出力信号を構成する。 - 特許庁 - The shape of the graph frame image 21 does not change since the graph frame image 21 corresponds to the total capacity of the buffer memory.
グラフ枠画像部２１はバッファメモリの全容量に応じており、形状が変化しない。 - 特許庁 - To provide a page buffer, its driving method, and a nonvolatile memory device provided with the same.
ページバッファ及びその駆動方法、並びにこれを具備した不揮発性メモリ装置を提供する。 - 特許庁 - In the function block (5) operating as the slave, the linear address space is mapped onto a buffer memory.
スレーブとして動作する機能ブロック（５）では、線形アドレス空間はバッファメモリ上にマップされる。 - 特許庁 - Buffer memories used in recording and playing a multitrack are formed on a waveform memory.
マルチトラックの録音や再生を行う際に使用するバッファメモリを波形メモリ上に形成する。 - 特許庁 - The control section 13 ensures the FIFO buffer area on the main memory 14 on the basis of an arithmetic result.
制御部１３は、演算結果に基づいて、FIFOバッファ領域をメインメモリ１４上に確保する。 - 特許庁 - A buffer memory (FM1) temporarily stores data to be successively outputted to a data using device (28).
バッファメモリ（ＦＭ１）は、データ利用装置（２８）に順次出力されるデータを一時的に格納する。 - 特許庁 - Then, the read picture data are read in a buffer memory 10 as the highest priority picture.
読み出された画像データは、プライオリティの最も高い画像としてバッファメモリ１０に書き込まれる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
