「memory buffer」を含む例文一覧(3203)
＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 .... 64 65 次へ＞- A DDR-SDRAM has an input buffer 1, a command decoder 2, a write-timing generating section 3, a write-buffer 4, a read-amplifier 5, a memory cell plate 6, and a data latch 7.
ＤＤＲ−ＳＤＲＡＭは、入力バッファ１、コマンドデコーダ２、ライトタイミング発生部３、ライトバッファ４、リードアンプ５、メモリセルプレート６、及び、データラッチ７を有する。 - 特許庁 - To reduce deterioration of read waveform without increasing the size of an output buffer even when load capacity applied to the output buffer of a memory chip is high.
メモリチップの出力バッファにかかる負荷容量が大きい場合においても、出力バッファのサイズを大きくすることなく、読み出し波形の劣化を低減する。 - 特許庁 - The buffer application 121 sequentially obtains business data used on the web page from the business server 10 to store in a buffer memory of the web client 400.
バッファアプリケーション１２１は、ウェブページで使用する業務データを業務サーバ１０から順次取得してウェブクライアント４００のバッファメモリに蓄積しておく。 - 特許庁 - The memory control device includes a buffer which can hold an access request from the bus master and a right of utilizing the buffer can be set for each bus master.
上記メモリ制御装置は、上記バスマスタからのアクセス要求を保持可能なバッファを含み、上記バッファの利用権を上記バスマスタ毎に設定可能である。 - 特許庁 - A first part obtains the next page and holds it in an intermediate buffer, while the present page held in a page buffer is used for programming a memory array.
第１の部分は、次のページを取得し、中間バッファに保持すると共に、ページバッファに保持された現在のページはメモリアレイをプログラムするため使用される。 - 特許庁 - To prevent a buffer underrun when the data throughput of an input side of a buffer memory is low and varies and the data throughput of an output side is high and constant.
バッファメモリの入力側のデータスループットが低く且つ変動し、出力側のデータスループットが高く且つ一定の場合、バッファアンダーランを防止する。 - 特許庁 - In the case that the residual amount of the scanner buffer lacks the memory of a host computer used for the scanner buffer and thus, the stop of the scanner is prevented.
スキャナバッファの残量が不足した場合には、ホストコンピュータのメモリをスキャナバッファとして転用するものであり、これによって、スキャナ部が止まることを防いでいる。 - 特許庁 - A memory controller 17 has an input line buffer 70, an output line buffer 80, a first image converting unit 65, and a second image converting unit 66.
メモリコントローラ１７は、入力用ラインバッファ７０と、出力用ラインバッファ８０と、第１画像変換部６５と、第２画像変換部６６と、を有している。 - 特許庁 - A memory controller 17 is provided with a line buffer 70 for input, a line buffer 80 for output, a first image conversion part 65, and a second image conversion part 66.
メモリコントローラ１７は、入力用ラインバッファ７０と、出力用ラインバッファ８０と、第１画像変換部６５と、第２画像変換部６６と、を有している。 - 特許庁 - To provide an input buffer of a synchronous semiconductor memory device which can reduce the current flowing into the input buffer in a self-refreshing mode.
セルフリフレッシュモードで入力バッファーに流れる電流を減少させることのできる同期型半導体メモリ装置の入力バッファーを提供すること。 - 特許庁 - Each data register buffer 300, and the data connector 120 and the memory chip 200 corresponding to that data register buffer 300, are provided side by side along a short side of the module substrate 110.
各データレジスタバッファ３００と、これに対応するデータコネクタ１２０及びメモリチップ２００は、モジュール基板１１０の短辺方向に並べて配置されている。 - 特許庁 - The CPU 25 calculates a buffer quantity required for absorbing fluctuation from data in the memory 26 for each prescribed time and decides read timing of the packet from the buffer 22.
一定時間毎にそのメモリ２６内のデータから揺らぎ吸収に必要なバッフア量を算出し、バッファ２２からのパケットの読出しタイミングを決定する。 - 特許庁 - The raster data, produced by the rasterize unit 25 with respect to each bands, are stored temporality in the band buffer of a buffer memory unit 27 and, thereafter, the raster data are transmitted to a printer engine unit 30.
ラスタライズ部２５によりバンド毎に生成されたラスタデータは、バッファメモリ部２７のバンドバッファに一時的に格納した後、プリンタエンジン部３０に送信される。 - 特許庁 - To start decoding processing after storing a small amount of moving image data in a buffer memory within a range such that no buffer underflow arises after reproduction is started.
再生を開始した後にバッファアンダーフローが起こらない範囲で少ない量の動画像データをバッファメモリに蓄積してからデコードを開始できるようにする。 - 特許庁 - The time division switches 1 and 3 of a sequential write/random read system using a switch buffer 1 are provided with a message memory, an address used for both switch buffer and message memory is stored in a read control memory, the address is read by a read controller 5 and the data of the switch buffer or the message memory are read and outputted to a time division frame.
スイッチバッファ１を用いたシーケンシャルライト・ランダムリード方式の時分割スイッチ１、３に、メッセージメモリ８を設け、リードコントロールメモリに前記スイッチバッファとメッセージメモリに兼用のアドレスを記憶し、リードコントローラ６により前記アドレスを読み出し前記スイッチバッファ又はメッセージメモリの何れかのデータを読み出して時分割フレームに出力する。 - 特許庁 - A 1394 DMA controller 15 controls data transmission by each buffer of the transmission buffer memory 14 and acquires a time when the data transmission is finished in the case that transmission of data stored in one buffer is finished.
1394DMAコントローラ１５は、 送信バッファメモリ１４のバッファ毎に、データの送信を制御し、１つのバッファに格納されたデータの送信が終了した場合、データの送信が終了した時刻を取得する。 - 特許庁 - The video coder is provided with a double buffer memory that alternately repeats capturing of video data and coding processing and with a buffer management section that manages the buffer in addition to a video entry section and a coding processing section.
映像符号化装置は、映像入力部、符号化処理部に加え、映像データの取り込みと符号化処理を交互に繰り返すダブルバッファメモリ、および、このバッファを管理するバッファ管理部を有する。 - 特許庁 - The programming method of the NOR flash memory includes that data stored in a data buffer are programmed to a memory cell and during a program verification operation, a supply of current from a sense amplifier to the memory cell is controlled in accordance with the data stored in the data buffer.
ＮＯＲフラッシュメモリ装置のプログラム方法は、データバッファに貯蔵されたデータをメモリセルにプログラムして、プログラム検証動作時に、前記データバッファに貯蔵されたデータに応じて感知増幅器から前記メモリセルへの電流供給を制御する。 - 特許庁 - A frame synchronizer 10 is composed of a buffer memory 14 for sequentially storing an input image data stream supplied in synchronism with a first synchronizing signal and of a memory control part 15 for reading image data from the buffer memory 14 in synchronism with a second synchronizing signal.
フレームシンクロナイザ１０は、第１の同期信号に同期して供給される入力映像データストリームを順次記憶するバッファメモリ１４と、第２の同期信号に同期してバッファメモリ１４から映像データを読み出すメモリ制御部１５とを有する。 - 特許庁 - If a data size requested by a host computer 101 is larger than the capacity of an internal data transfer buffer memory 105, a general-purpose work memory 106 of larger capacity is used in data transfer instead of the buffer memory 105.
内部に有するデータ転送用のバッファメモリ１０５の容量よりもホストコンピュータ１０１が要求したデータサイズの方が大きい場合に、バッファメモリ１０５の代わりに、より容量の大きい汎用のワーク用メモリ１０６を用いてデータ転送を行なう。 - 特許庁 - Whenever selection of a memory cell is performed by a column decoder and data corresponding to a selected memory cell is outputted, an output level of the output buffer is preset before data corresponding to the selected memory cell is outputted from the output buffer.
列デコーダによりメモリセルの選択が行われて選択されたメモリセルに対応するデータが出力される度に、選択されたメモリセルに対応するデータが出力バッファから出力される前に、出力バッファの出力レベルをプリセットする。 - 特許庁 - To provide a packet buffer that allows a high-speed process cycle and a high memory use efficiency compatible by the use of a relatively low- priced memory device.
比較的低価格のメモリ素子を用いて、高速な処理サイクルと高いメモリ使用効率とを両立可能なパケットバッファを提供する。 - 特許庁 - A prefetch processor 150 reads a tile image from the main memory 60 using the change request signal, decodes the image, and writes the decoded image in a buffer memory 70.
先読み処理部１５０は、変更要求信号を用いて、メインメモリ６０からタイル画像を読み出してデコードし、バッファメモリ７０に書き込む。 - 特許庁 - A page buffer holds read data read from a memory cell block selected out of a plurality of memory cell blocks, and outputs held data successively.
ページバッファは、複数のメモリセルブロックのうち選択されたメモリセルブロックから読み出される読み出しデータを保持し、保持したデータを順次出力する。 - 特許庁 - To provide an inexpensive storage device using a buffer memory whose capacity is smaller than sector capacity of a mounted flash memory.
搭載するフラッシュメモリのセクタ容量より小容量のバッファメモリを使用することを可能にした、低コストの記憶装置を提供することである。 - 特許庁 - A load of a system control use MPU 18 is relieved by directly transferring data between a removable memory 21 and a buffer memory 19.
リムーバブルメモリ（２１）とバッファメモリ（１９）との間で直接的にデータ転送を行うことにより、システムコントロール用のＭＰＵ（１８）の負荷を軽減する。 - 特許庁 - A memory storage modes of a speed conversion buffer memory of the signal speed converter has two kinds of modes; a frame storage mode and a moving picture storage mode.
信号速度変換装置における速度変換用バッファメモリのメモリ格納モードに、フレーム格納モードと動画格納モードの２種類を設ける。 - 特許庁 - The memory address buffer element includes one or more ways that are operable to store one or more of the data segments that may be retrieved from the cache memory.
メモリアドレスバッファ要素は１以上のウエイを含み、ウエイはキャッシュメモリから抽出された１以上のデータセグメントを格納するように動作する。 - 特許庁 - When a shutter key is pressed down, the frame image data read out of the buffer memory in the step S111 are recorded in a storage memory (step S114).
シャッターキーが押下されると、ステップＳ１１１でバッファメモリから読み出されているフレーム画像データを保存メモリに記録する（ステップＳ１１４）。 - 特許庁 - The nonvolatile memory device includes a page buffer circuit for reading a data bit from the memory cell of a row selected at the time of a program verification operation.
本発明の不揮発性メモリ装置は、プログラム検証動作時選択された行のメモリセルからデータビットを読み出すページバッファ回路を含む。 - 特許庁 - The frame memory 5 reads data of a predicted macro block stored in the received address and allows a prediction buffer 7b of a cache memory 7 to store the data.
フレームメモリ５は、入力されたアドレスに記憶されている予測マクロブロックのデータを読み出し、キャッシュメモリ７の予測バッファ７ｂに記憶させる。 - 特許庁 - The packet buffer FIFO memory device performs writing and reading of packet data to be sequentially supplied in and from a memory under FIFO control.
順次供給されるパケットデータについてメモリへの書き込み及びメモリからの読み出しをFIFO制御の下で行うパケットバッファFIFOメモリ装置である。 - 特許庁 - Data of the prediction macro block are transferred to a prediction buffer 7b of the cache memory 7 for each line in the order of addresses of the frame memory 5 and stored.
予測マクロブロックのデータは、フレームメモリ５のアドレスの順番に、１ライン毎に、キャッシュメモリ７の予測バッファ７ｂに転送され、記憶される。 - 特許庁 - The buffer 122 is connected between the memory cell array and the Y-gating circuit and is provided with dual registers corresponding to each of a group of memory cells.
ページバッファ１２２はメモリセルアレイとＹ−ゲーティング回路との間に連結され、一群のメモリセルの各々に対応するデュアルレジスタを備える。 - 特許庁 - To provide a semiconductor memory device for shortening correction time as a semiconductor memory device having a correction function of an output buffer.
出力バッファの校正機能を有する半導体記憶装置において、その校正時間を短縮できる半導体記憶装置を提供する。 - 特許庁 - When the number of memory requests stored in a passing buffer 1 for a load is 4 or smaller (word 04-Vbit 104 becomes "1") and the number of memory requests stored in a passing buffer 2 for store is 4 or smaller (word 04-Vbit 204 becomes "1"), a buffer priority control section 41 gives a common passing buffer 3 the issue priority of a request.
ロード用追い越しバッファ1に格納されるメモリリクエストの数が4以下となり(ワード04-Vビット104が“１”となり)、且つストア用追い越しバッファ2に格納されるメモリリクエストの数が4以下となると(ワード04-Vビット204が“１”となると)、バッファ優先制御部41は、共有追い越しバッファ3にリクエストの発行優先権を与える。 - 特許庁 - A buffer memory/combining processing control section 5-23 controls the switching section and the buffer memory and performs control so as not to combine the reception data of a process number protruded out of the IR buffer, to fixedly key the process number protruded out of the IR buffer and to combine only the reception data in which CRC errors are detected.
バッファメモリ・合成処理制御部５−２３は、スイッチ部及びバッファメモリを制御し、ＩＲバッファからはみ出すプロセス番号の受信データは合成しない、或いはＩＲバッファサイズからはみ出すプロセス番号を決め打ちせず、ＣＲＣ誤りを検出した受信データのみを合成するよう制御する。 - 特許庁 - The residual memory quantity of a buffer 17 is displayed at a display 25 during dubbing by a bar graph 30 at which the ratio of the memory quantity and the residual memory quantity attains the ratio of the lengths in the longitudinal direction of a memory quantity ratio segment 31 and a residual memory quantity ratio segment 32.
ダビング中、ディスプレー２５には、バッファ１７の記憶残量が、記憶量及び記憶残量の比が記憶量割合部分３１及び記憶残量割合部分３２の縦方向長さの比となるバーグラフ３０で表示される。 - 特許庁 - The memory device includes a first memory including a nonvolatile memory element and a second memory (data buffer) for temporarily storing data in verifying operation in which whether or not the data are correctly written into the first memory is verified.
不揮発性の記憶素子を有する第１の記憶部と、上記第１の記憶部へのデータの書き込みが正確に行われたかどうかを検証するベリファイ動作において、上記データを一時的に保存するための第２の記憶部（データバッファ）とを有する。 - 特許庁 - To reduce, in a flash memory system, the number of data transfer operations and data writing operations from a buffer within a memory controller to a flash memory without interfering with access to the flash memory by a host system.
フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁 - The process is made so that the information of a defective memory cell under previous testing condition is transcribed or transferred to the buffer memory from the fail memory while being in parallel with a write-in to a memory to be tested of a back pattern under the next test condition.
先の試験条件における不良メモリセル情報を次の試験条件における背面パターンの被試験メモリへの書き込みと並行してフェイルメモリからバッファメモリに転写あるいは転送する。 - 特許庁 - A memory monitoring part 12 monitors access to the designated address of a memory 11, and transfers the data of the address to a transmission buffer memory 14 by DMA transfer when access is generated, and transmits the data to a reception memory 24 of the debugger 2.
メモリ監視部１２は、メモリ１１の指定されたアドレスへのアクセスを監視し、アクセスが発生するとそのアドレスのデータをＤＭＡ転送により送信バッファメモリ１４へ転送し、デバッガ２の受信メモリ２４へ送信する。 - 特許庁 - The video data that is held in the second-memory element is output to a source line through a buffer.
そして、第２メモリ素子に保持されている映像データはバッファを介してソース線に出力される。 - 特許庁 - To provide a flash memory device in which the failure of verification due to a defective page buffer can be prevented.
欠陥ページバッファによる検証失敗を防止することができるフラッシュメモリ装置を提供する。 - 特許庁 - Thereafter, the image element data read out of the automatic transfer area written into a frame buffer memory to be stored.
そして、自動転送エリアから読み出した画像要素データをフレームバッファメモリに書き込んで記憶させる。 - 特許庁 - During operation of the VM, status information about internal operation of the VM is stored in a buffer of an internal memory.
ＶＭの動作中、ＶＭの内部動作に関するステータス情報が、内部メモリのバッファに格納される。 - 特許庁 - To provide a ring buffer device that can speedily transfer image data with a small memory.
少ないメモリで画像データの転送を高速に行うことが可能なリングバッファ装置の提供を目的とする。 - 特許庁 - To provide a method for ensuring the continuity of data in a buffer memory in an optical disk playback device.
光ディスク再生装置におけるバッファメモリ上のデータの連続性を保証する方法を提供する。 - 特許庁 - The memory controller 20 reads the BIOS to an FIFO buffer 26 in an execution order according to the command.
そのコマンドに従い、メモリコントローラ２０は、ＢＩＯＳを実行順序にＦＩＦＯバッファ２６に読出す。 - 特許庁 - Furthermore, the MPU 11 stores the image data also to a transfer buffer memory 131 of an interface circuit 13.
ＭＰＵ１１はさらに、画像データをインターフェイス回路１３の転送用バッファメモリ１３１にも格納する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
