「memory controller」を含む例文一覧(4966)
＜前へ 1 2 .... 56 57 58 59 60 61 62 63 64 .... 99 100 次へ＞- The connector 14a is electrically connected to the bus of the host system, and the memory controller 3 controls accessing to the flash memory 2 based on a write instruction or a read instruction imparted from the bus through the connector 14a.
コネクタ１４ａは、ホストシステムの持つバスに電気的に接続され、コネクタ１４ａを介してそのバスから与えられる書込み命令若しくは読出し命令に基づいてメモリコントローラ３がフラッシュメモリ２に対するアクセスを制御する。 - 特許庁 - The audio controller is adapted to read the compressed audio data from the drive, and causes the system CPU to decompress and store the compressed audio data from the drive into decompressed audio data in the memory, and retrieve the decompressed audio data from the memory for playing.
オーディオコントローラは、ドライブから圧縮されたオーディオデータを読み取るように構成され、システムＣＰＵにドライブからの圧縮されたオーディオデータを伸張してメモリに記憶させ、そして再生のためにメモリからオーディオデータを検索させる。 - 特許庁 - The display controller 540 stores the display data supplied from the host, in response to the interruption signal into the frame memory 230, and reads at a prescribed reading cycle from the frame memory, to supply the display data to a data driver 520.
表示コントローラ５４０は、割り込み信号に対応してホストから供給される表示データをフレームメモリ２３０に記憶し、フレームメモリ２３０から所定の読み出し周期で読み出して表示データをデータドライバ５２０に対して供給する。 - 特許庁 - The inkjet recorder further comprises a head data generation circuit for generating head data corresponding to an ejection condition of ink to be ejected from an inkjet head, and a memory controller for controlling arbitration of the accessing among a plurality of memory requests.
また、上記インクジェットヘッドから吐出されるインクの吐出状態に対応するデータであるヘッドデータを作成するヘッドデータ作成回路と、複数のメモリ要求に対して、アクセスを調停するためのメモリコントローラとを有する。 - 特許庁 - This programmable controller 1 performs a series of processing operations to store the data of a specified memory address in a saving address of the memory for period for the number of executed scans from when the set 'condition' contents is established by executing its program.
プログラマブルコントローラ１は、該プログラムを実行して、設定された「条件」内容が成立した時から、プログラム実行スキャン数の期問だけ、指定されたメモリアドレスのデータをメモリの退避アドレスに格納する、という一連の処理動作を行う。 - 特許庁 - An external I/F 16 is multiple bus-connected between the first internal bus and the second internal bus, and an internal bus for use is switched between such a case that a main memory is accessed via the memory controller 15 and such a case that the register 31 is accessed.
外部Ｉ／Ｆ１６は、第１の内部バスと第２の内部バスとの間に多重バス接続され、メインメモリにメモリコントローラ１５を介してアクセスする場合とレジスタ３１にアクセスする場合とで、利用する内部バスを切り替える。 - 特許庁 - The printer controller 3 initializes the white data acquired from the recorder body by writing it over a corresponding first page memory or second page memory and then stores the image data obtained by converting the print data inputted from the PC.
プリンタコントローラ３は、装置本体から取得した白データを対応する第１ページメモリまたは第２ページメモリに上書きすることにより初期化し、続いてＰＣから入力された印刷データを変換して得られた画像データを記憶させる。 - 特許庁 - When the data amount transferred from the DMA controller is greater than the line memory capacity of a compression apparatus in the case of compression, the interface apparatus divides data of one line into data whose capacity is the line memory capacity or below, and the interface apparatus transfers the divided data several times to the compression apparatus.
圧縮時には、DMAコントローラから転送されるデータ量が圧縮器のラインメモリ容量より大きい場合は、１ラインのデータをラインメモリ容量以下になるように分割し、複数回に分けて圧縮器へ転送する。 - 特許庁 - A reset control part (230) is provided which can sequentially reset the plurality of the memory modules (MOD0 to MOD7) at different timings for each memory module according to an instruction from the controller (210), and concentration of electric current caused by resetting is avoided.
上記コントローラからの指示に従って上記複数のメモリモジュールを上記メモリモジュール毎に互いに異なるタイミングで順次リセット可能なリセット制御部（２３０）を設け、リセットに起因する電流集中の回避を図る。 - 特許庁 - The controller 26 allows a display section 28, to display the data recorded in the capture memory 25, according to instruction information received from an operation section 27 or executes the processing, to analyze the recorded contents of the capture memory 25.
コントローラ２６は、操作部２７から入力された指示情報に従って、キャプチャメモリ２５に記録されているデータを表示部２８に表示させたり、キャプチャメモリ２５の記録内容を解析するための処理を実行したりする。 - 特許庁 - The controller 210 instructs the extended apparatus 220 to transmit the data to one or more flash memory devices 230 and 231 according to a processing state, or to receive the data from one or more flash memory devices 230 and 231.
コントローラー２１０は、処理状態に従って、データを一つ以上のフラッシュメモリ装置２３０、２３１に伝送するか、或いは、一つ以上のフラッシュメモリ装置２３０、２３１からデータを受信するように拡張器２２０に命令する。 - 特許庁 - In the first mode, when the user connects a USB memory 14 to a USB port of a USB controller 8, an audio file recorded in the USB memory 14 is transferred to a DSP 10 to be decompressed and decoded by the DSP 10.
第１モードでは、ユーザがＵＳＢメモリ１４をＵＳＢコントローラ８のＵＳＢポートに接続すると、ＵＳＢメモリ１４に記録されたオーディオファイルがＤＳＰ１０に転送され、ＤＳＰ１０によって伸長・復号化される。 - 特許庁 - Differently from a 1st display mode of multiple gradations, a memory controller of a signal control circuit which the display device has eliminates writing of a digital video signal of the low rank bits to a memory in a 2nd display mode of decreased gradations.
多階調の第１の表示モードに対して、階調数を少なくした第２の表示モードでは、表示装置が有する信号制御回路のメモリコントローラによって、メモリへの下位ビットのデジタルビデオ信号の書き込みを無くす。 - 特許庁 - The system controller 40 applies rewriting processing to a control program or a program for image processing stored in a flash memory 51 by using the memory card 50 in which a program file for rewriting processing is stored in a program rewriting mode.
システムコントローラ４０は、プログラム書換えモード時に、書換処理用のプログラムファイルが格納されたメモリーカード２０を使用して、フラッシュメモリ５１に格納されている制御プログラム又は画像処理用プログラムの書換え処理を実行する。 - 特許庁 - The plurality of semiconductor memory chips are stacked on a first main face of a wiring substrate, also an interposer chip is stacked on the plurality of semiconductor memory chips, and further a semiconductor controller chip is stacked on the interposer chip.
配線基板の第１の主面上に、複数の半導体メモリチップを積層するとともに、前記複数の半導体メモリチップ上にインターポーザチップを積層し、さらに前記インターポーザチップ上に半導体コントローラチップを積層する。 - 特許庁 - To provide a controller with which processing of CPU (Central Processing Unit) required for accessing a nonvolatile semiconductor memory is reduced and the time since inputting a command till end of access to the nonvolatile semiconductor memory can be reduced.
不揮発性半導体メモリへアクセスするために必要なＣＰＵの処理を軽減し、コマンドが入力されてから不揮発性半導体メモリへのアクセスが終了するまでの時間を短縮することができるコントローラを提供する。 - 特許庁 - To provide a memory controller for reducing any excess precharge at the time of performing access to a memory even in a system in which a bank hit access and a bank miss access coexist, and for improving the system performance as the result.
バンクヒットするアクセスとバンクミスするアクセスが混在するようなシステムにおいてもメモリのアクセス時における余分なプリチャージを減らすことができ、その結果システム性能の向上を図ることができるメモリ制御装置を提供する。 - 特許庁 - The center microprocessor programs the corresponding positions of a linkage list direct memory access controller LLDMAC and system memory buffers in a microprocessor system, which are allocated to the respective data pumps for a processing (service), by using information from the respective state registers.
各状態レジスタからの情報を用いて、中央マイクロプロセッサは、連結リスト直接メモリアクセスコントローラLLDMACおよび処理（サービス）のために各データポンプに割当てられたマイクロプロセッサシステム内のシステムメモリバッファの対応する位置を、プログラムする。 - 特許庁 - In both data writing to a memory 200 and data reading from the memory 200 in the system, a data (DQ) signal is sent and received according to a data strobe signal output from a controller 100.
本発明によるシステムにおいては、メモリ２００に対するデータ書込時及びメモリ２００からのデータ読出時のいずれにおいても、コントローラ１００から出力されるデータストローブ信号に基づいたデータ（ＤＱ）信号の送受信が行われる。 - 特許庁 - To easily and appropriately initialize a nonvolatile memory in rewriting a control program in such an electronic controller (hereinafter ECU) that stores particular data such as a learning value in a rewritable nonvolatile memory.
学習値等の特定のデータを、書換可能な不揮発性メモリに保存するようにした電子制御装置（以下、ＥＣＵ）において、制御プログラムを書き換えた際の上記不揮発性メモリの初期化を、簡単且つ適切に実施できるようにする。 - 特許庁 - The video recording device is provided with: a digital tuner which receives a TV program; a nonvolatile memory, a volatile temporary storage memory; an HDD where video/audio data etc., of a TV program are recorded; and a controller microcomputer controlling respective parts of the device.
録画装置は、ＴＶ番組を受信するデジタルチューナと、不揮発性のメモリと、揮発性の一時記憶メモリと、ＴＶ番組の映像音声データ等を記録するＨＤＤと、装置各部の制御を行う制御用マイコンとを備える。 - 特許庁 - The nonvolatile semiconductor memory device has a measuring circuit for measuring the thermal equilibrium threshold voltage of a nonvolatile memory element, a read circuit to input the measured results by this measuring circuit, and a controller to control these circuits.
本発明は、不揮発性記憶素子の熱平衡状態しきい値電圧を測定するための測定回路とこの測定回路による測定結果を入力する読み出し回路とこれらの回路を制御する制御手段とを有する。 - 特許庁 - The printer controller 100 can switch the external bus 400 to be used for data write to the nonvolatile memory 103, data read from the nonvolatile memory 103, or transmission of the print data to the PWM 104.
プリンタコントローラ１００は、外部バス４００を、不揮発性メモリ１０３へのデータの書き込み、不揮発メモリ１０３からのデータの読み込み、及び、ＰＷＭ１０４への印刷データの送出、のいずれに用いるかを切り替えることができる。 - 特許庁 - A memory controller of a signal control circuit that the display device has eliminates writing of a digital video signal to lower-order bits of a memory in a second display mode having less gray scales than a first display mode of multiple gray scales.
多階調の第１の表示モードに対して、階調数を少なくした第２の表示モードでは、表示装置が有する信号制御回路のメモリコントローラによって、メモリへの下位ビットのデジタルビデオ信号の書き込みを無くす。 - 特許庁 - The hybrid controller 14 has a control function for performing write/read control for the HDA 11 and the flash memory 12 individually, and for recording one large-volume data separately in the HDA 11 and the flash memory 12.
ハイブリッドコントローラ１４は、ＨＤＡ１１やフラッシュメモリ１２に対する書き込み／読み出し制御を個別に行う他、ＨＤＡ１１及びフラッシュメモリ１２に一つの大容量データを分割記録するための制御機能を備えている。 - 特許庁 - The memory apparatus includes a printed circuit board for memory apparatus having a controller; first and second connector pads arranged in the printed circuit board; a first passive device pad arranged between the controller and a first connector; a second passive device pad arranged between the controller and a second connector; and a passive device, coupled either to only the first passive device pad or the second passive device pad.
コントローラが搭載されたメモリ装置用印刷回路基板と、印刷回路基板に設けられた第１コネクタパッド及び第２コネクタパッドと、コントローラと第１コネクタとの間に設けられた第１受動素子用パッドと、コントローラと第２コネクタとの間に設けられた第２受動素子用パッドと、第１受動素子用パッド及び第２受動素子用パッドのうちいずれか一方にのみ搭載される受動素子と、を具備する。 - 特許庁 - A PCI bus controller 106 obtains data that an IO card 108 refers to by a CPU 101 and stores them inside and when a memory read transaction is performed by the IO card 108, data for the memory read transaction are sent from the PCI bus controller 106 to the IO card when stored in the controller 106 or obtained from the CPU 101 through a primary PCI bus when not.
ＰＣＩバス制御装置１０６は、ＩＯカード１０８が参照するデータをＣＰＵ１０１より取得して内部に記憶し、ＩＯカード１０８によるメモリリードトランザクションがあった場合に、メモリリードトランザクションに対するデータがＰＣＩバス制御装置１０６の内部に記憶されていれば記憶されているデータをＩＯカードに送信し、内部に記憶されていなければプライマリＰＣＩバスを介してＣＰＵ１０１より取得する。 - 特許庁 - The disk controller 2 has: a cache memory 23 which caches writing data from the host 1 and read data from the HDD array 3; and a RAID controller 22 which monitors input/output data from the host 1 and transmission and reception of data between the cache memory 23 and the HDD array 3, and controls an electric power state of the cache memory 23 on the basis of the monitoring results.
このディスク制御装置２は、ホスト１からの書き込みデータ及びＨＤＤアレイ３からの読み出しデータをキャッシュするキャッシュ用メモリ２３と、ホスト１からのデータの入出力を監視すると共にキャッシュ用メモリ２３とＨＤＤアレイ３とのデータの送受信を監視し、当該監視結果に基づき、キャッシュ用メモリ２３の電力状態を制御するＲＡＩＤ制御部２２とを有する。 - 特許庁 - When the system controller 40 decides that the SW3 is not closed, the system controller 40 controls a media controller 58 to store compressed image data as an image file to an image storage area 59a of a flash memory 59, and a protect processing section 61 applies protect processing to the image file.
ＳＷ３がＯＮにされていないと判定された場合、システムコントローラ４０は、メディアコントローラ５８を制御して、圧縮された画像データを画像ファイルとして、フラッシュメモリ５９の画像記憶領域５９ａに記憶させるとともに、プロテクト処理部６１は、この画像ファイルに対してプロテクト処理を施す。 - 特許庁 - A controller chip 12 for receiving a command from the outside and performing processing corresponding to the command, a memory chip connected to the controller chip 12 to store data and an IC card function chip connected to the controller chip 12 to process security data are layered on a substrate, and the IC card function chip is arranged at a position other than the lowest layer.
外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップ１２と、コントローラチップ１２に接続され、データを記憶するメモリチップと、コントローラチップ１２に接続され、セキュリティデータを処理するＩＣカード機能チップとが基板上に積層され、ＩＣカード機能チップは最下層以外の位置に配置されている。 - 特許庁 - A memory controller 17 controls LM-banks 0 to 3(12 to 15) and a switching network 16 so that all communication is enabled when free bank information which is not used by a PE11 to be output from a PE controller 19 coincides with use bank information to be used for data transfer to be output from a bus controller 18.
メモリコントローラ１７は、ＰＥコントローラ１９から出力されるＰＥ１１が使用しない空きバンク情報と、バスコントローラ１８から出力されるデータ転送に使用される使用バンク情報とが一致する場合に、全ての通信が可能となるようにＬＭ−バンク０〜３（１２〜１５）およびスイッチングネットワーク１６を制御する。 - 特許庁 - When first and second writing buttons 51 and 52 provided at a controller 30 are almost simultaneously operated in a state that prescribed data are fetched from first and second sensors 16 and 17 by the controller 30, the prescribed data are written in the storage area of a program memory 323 by a CPU 310 of the controller 30.
コントローラ３０が第１及び第２センサ１６，１７から所定のデータを取り込んでいる状態でコントローラ３０に設けた第１及び第２書込みボタン５１，５２をほぼ同時に操作したときに、上記所定のデータがコントローラ３０のＣＰＵ３１０によりプログラムメモリ３２３の記憶領域に書き込まれるように構成する。 - 特許庁 - Under this state, when an external computer 25 is connected to the compound machine 10 with an USB interface, the MPU 11 sets a value to show a data overwrite device of a ROM 12 in a memory 22a of a USB target controller 22 as a product ID to be transmitted to a USB host controller 26 by the USB target controller 22.
この状態で複合機１０にＵＳＢインターフェースで外部コンピュータ２５が接続されると、ＭＰＵ１１は、ＵＳＢターゲット・コントローラ２２がＵＳＢホスト・コントローラ２６に送信するプロダクトＩＤとして、ＲＯＭ１２のデータ書換えデバイスを表す値をＵＳＢターゲット・コントローラ２２のメモリ２２ａに設定する。 - 特許庁 - Upon receiving a notice of making transition to power supply interruption mode from a main controller 30, the engine controller 12 forbids reception of new data and sustains writing of data stored in the memory and notifies the main controller 30 that transition is ready upon finishing writing of data.
エンジンコントローラ１２は、メインコントローラ３０から給電停止モードへの移行の予告を受け付けると、新たなデータの受付を禁止するとともに、メモリに蓄積されているデータの書き込みを継続し、当該データの書き込みが終了した後に、メインコントローラ３０に対して、移行準備が整った旨を通知する。 - 特許庁 - When the data of a new control program are transmitted from an external data writer 32 to the remote controller 10, the control program 141 on the flash memory 14 is updated by the control part 12.
外部のデータ書き込み装置３２から新たな制御プログラムのデータをリモコン１０へ送信すると、制御部１２がフラッシュメモリ１４の制御プログラム１４１が更新される。 - 特許庁 - In this light irradiation system, a plurality of angle indicator values depending on each scanning pattern are stored in a memory 301d of DSP 301 within a scanner controller 300 as control parameters.
スキャナ制御部３００内のＤＳＰ３０１が有するメモリ３０１ｄにスキャンパターンに応じた複数の角度指示値を制御パラメータとして記憶させておく。 - 特許庁 - Upon entry of a print instruction signal from an external apparatus via a main controller 100, a printing operation is performed under the image forming condition stored in the memory 116.
そして、主制御部１００を介して外部装置から印字指令信号が入力されたときは、メモリ１１６に格納しておいた画像形成条件で印字動作を行う。 - 特許庁 - When finishing recording on a recording medium (10), the controller (22) stores the starting position of the next recording on the recording medium (10) in the data memory (20).
制御装置（２２）は、記録媒体（１０）への記録動作が終了すると、記録媒体（１０）上の次の記録開始位置を待機位置としてデータメモリ（２０）に記憶する。 - 特許庁 - A retrieval system comprises a controller for controlling retrieval processing, and the recorder mounted with a read-ahead command for storing an assignment data in a cache memory built in the recorder.
検索処理を制御する制御装置と、記録装置内蔵のキャッシュメモリに指定データを格納する先読みコマンドを実装した記録装置から検索システムを構成する。 - 特許庁 - A CPU 2 retrieves the musical information from the memory 6, generates musical information display data for visualizing the retrieved musical information, and supplies them to a display controller 14.
ＣＰＵ２が、メモリ６から音楽情報を読み出し、読み出された音楽情報を視覚化するための音楽情報表示データを生成し、ディスプレイコントローラ１４に供給する。 - 特許庁 - An expansion command for simultaneously transferring parameter stored in the register circuit 13 and a control instruction given to a memory I/F controller 16 is set in the TPC.
ＴＰＣには、レジスタ回路１３に格納するパラメータ及びメモリＩ/Ｆコントローラ１６に与えるコントロール命令とを同時に転送する、拡張コマンドが設定されている。 - 特許庁 - A polygon face detector 21 makes a comparison between the count compared value stored in memory 22 and the counted value, specifying each reflection face of the polygon mirror 5, and outputting a surface signal to a controller 23.
ポリゴン面検知部２１は、メモリ２２に記憶されたカウント比較値とカウント値とを比較し、ポリゴンミラー５の各反射面を特定し、面信号を制御部２３に出力する。 - 特許庁 - To provide a memory card controller, a multimedia device, a controlling method, and a program capable of realizing both of sharing an external interface and improving of data transfer rate.
外部インタフェースの共有化とデータ転送速度の向上との両立を図ることを可能としたメモリカード制御装置、マルチメディア機器、制御方法、及びプログラムを提供する。 - 特許庁 - The LCDC plotting control part 32 of the controller 3 houses data transferred between a CPU 4 and the part 32 and the external picture data in a memory for display 31 in time-division manner.
ＬＣＤコントローラ３のＬＣＤＣ描画制御部３２は、ＣＰＵ４との間の転送データと、上記外部画像データとを時分割で表示用メモリ３１へ格納する。 - 特許庁 - This memory controller 3 has a measurement part 13, a comparison part 15 and a transfer speed variable part 17, and exchanges data with an EEPROM 1 via a clock line 5 and a data line 7.
メモリ制御装置３は測定部１３、比較部１５、転送速度可変部１７を有し、クロックライン５、データライン７を介してＥＥＰＲＯＭ１とデータのやり取りを行う。 - 特許庁 - A controller 19 calculates the call volume available at present from an integrated value obtained by the traffic volume integrator 10 and the upper limit stored in the memory 20.
制御部１９は、通信量積算部１０により得られた積算値と、記憶部２０に記憶された上限値とから、現在において利用可能な通話量を演算する。 - 特許庁 - An image distribution controller 103 in a transmitter 104 transmits test data stored in a data memory 10 to a receiver 113 over a communication network 107.
送信装置１０４の映像配信制御部１０３はデータ記憶部１０２に記憶されたテストデータを通信ネットワーク１０７を介して受信装置１１３へ送信する。 - 特許庁 - In response to the write request, the controller blocks all read requests after confirming that data to be written is complete for the selected memory word length.
書込み要求に応答して、コントローラは、書き込むべきデータが選択したメモリ語長に対して完全であることを確認した後、すべての読取り要求をブロックする。 - 特許庁 - The data processing controller 10 operates plural files stored in the flash memory 32 set to the digital still camera 20 on the basis of discrimination numbers.
一方、データ処理制御装置１０は、識別番号に基づいて、ディジタルスチルカメラ２０に装着されたフラッシュメモリ３２に記録されている複数のファイルの操作を行う。 - 特許庁 - The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.
コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
