「memory controller」を含む例文一覧(4967)
＜前へ 1 2 .... 59 60 61 62 63 64 65 66 67 .... 99 100 次へ＞- A memory controller 24 outputs a control signal for performing writing access to the whole MX26a, YM26b, ZM26c when the addresses outputted by the CPU 8 fall within the specific address range.
メモリコントローラ24は、CPU8の出力するアドレスが前記特定のアドレス範囲内のものである場合、XM26a、YM26b、ZM26cの全てに対してライトアクセスを行うための制御信号を出力する。 - 特許庁 - The controller controls the thermal equilibrium threshold voltage measured by the measuring circuit on the nonvolatile memory element and the sense level of the read circuit to match each other.
制御手段は、測定回路によって測定される不揮発性記憶素子の熱平衡状態しきい値電圧と読み出し回路のセンスレベルとを一致させるように制御する。 - 特許庁 - In the print buffer memory controller, data lines of I/F 1 comprising a Centronics I/F or a USB I/F are inputted to the data control circuit 3 of an ASIC 2.
この印字用バッファメモリ制御装置は、セントロニクスＩ／ＦやＵＳＢＩ／ＦなどからなるＩ／Ｆ１のデータ線はＡＳＩＣ２のデータ制御回路３に入力される。 - 特許庁 - The write controller 8 writes first frame data forming the first video signals into the memory 6 in a time period determined by the first frame data of the first video signal.
書き込み制御器８は、第１映像信号を構成する第１フレームデータそれぞれを、第１映像信号の第１フレームレートで規定される周期毎にメモリ６に書き込む。 - 特許庁 - The head addresses of the destination and the source within the memory 4 and the size of the data to be transferred are preset in the DMA controller 14 by the CPU 2 of the bus 3, etc.
なお、メモリ４内での転送先や転送元の先頭アドレスおよび転送するデータサイズはバス３側のＣＰＵ２等からＤＭＡコントローラ１４に予め設定される。 - 特許庁 - To easily restore the damage of data when data in a data cache memory part installed inside is damaged by a hardware fault in a disk array controller.
ディスクアレイ制御装置に於いて、その内部に設けられているデータキャッシュメモリ部中のデータがハードウェア故障により破損した場合、容易に復旧できるようにする。 - 特許庁 - The control port signal (13) is input to an OR circuit (4) as a mask means together with a memory access control signal (12) from an SCRAM controller (2) for the SDRAM (3-2).
この制御ポート信号(13)は、ＳＤＲＡＭ(3-2)に対するＳＤＲＡＭコントローラ(2)からのメモリアクセス制御信号(12)とともにマスク手段としてのＯＲ回路(4)へ入力される。 - 特許庁 - The host CPU 30 reads and transmits to the display controller 50 a multimedia processing program out of the group of multimedia processing programs stored in the host memory 40.
ホストＣＰＵ３０は、ホストメモリ４０に記憶されるマルチメディア処理用のプログラム群の中からマルチメディア処理用プログラムをリードして表示コントローラ５０に送信する。 - 特許庁 - When voice is input through microphone 18, the image controller 42 acquires the image signal corresponding to a still image in the inner image memory at the time of voice input.
マイク１８から音声入力されると、その入力のタイミングで画像制御部４２は、内部の画像メモリに１枚の静止画像に相当する画像信号を取得する。 - 特許庁 - When the controller 12 of a portable telephone 1 detects an incoming, a timer 14 is started, and thereafter a call originator number is stored as an incoming history in an incoming memory 131.
携帯電話機１の制御部１２は着信を検出すると、タイマ１４をスタートさせ、その後に発信者の番号を着信メモリ１３１に着信履歴として記憶する。 - 特許庁 - A memory controller 10 inputs data read successively from the bus to the latch circuit, and the latch circuit outputs them to an inside expansion bus via a bus width expansion circuit.
メモリコントローラ１０は、バスから順次に読み出されたデータをラッチ回路に入力し、ラッチ回路はバス幅拡張回路を介して内部拡張バスに一斉に出力する。 - 特許庁 - This MR imaging system includes a sequence controller 10 constructing MR imaging pulse sequence, and a waveform memory 12 stored with waveform segments 16-24.
本発明のＭＲイメージング・システムは、ＭＲイメージング・パルス・シーケンスを構築するシーケンス制御器（１０）と、波形セグメント（１６〜２４）を記憶している波形メモリ（１２）とを含んでいる。 - 特許庁 - A comparator circuit 17 compares a burst access request from a bus controller with an access mode supported by an external memory device set in a device information setting register 16.
比較回路１７は、バスコントローラからのバーストアクセス要求と、デバイス情報設定レジスタ１６に設定される外部メモリデバイスがサポートするアクセスモードとを比較する。 - 特許庁 - An address controller 5 sequentially reads the addresses from the color address register 6 and supplies address signals 16 indicative of the respective addresses to the memory 7 when the judged result designates a color change code.
アドレスコントローラ5は、判定結果が色替コードを示す場合、カラーアドレスレジスタ6からアドレスを順次読み出して、そのアドレスを表すアドレス信号16をメモリ7に供給する。 - 特許庁 - A system controller 40 applies format processing that selectively sets or changes a format for image or a format for PGM to a memory card 20.
システムコントローラ４０は、メモリカード２０に対して画像用フォーマット又はＰＧＭ用フォーマットのいずれかを選択的に設定または変更するフォーマット処理を実行する。 - 特許庁 - An expansion circuit 203 is provided in parallel with a Centronics interface means 202 between a connector such as the Centronics in a main substrate of a printer and a memory controller 205 in the main substrate.
プリンタのメイン基板におけるセントロニクス等のコネクタと、メイン基板内のメモリコントローラ２０５との間に、セントロニクスインターフェース手段２０２と並列に増設回路２０３を設ける。 - 特許庁 - Furthermore, an external setting device 26 is connected to a jack provided at the terminal 9 to set the corresponding relation between the terminals 9 and the relation is stored in a memory 12 of the main controller 2.
また、外部設定器２６は端末器９に設けられたジャックに接続されて端末器９間の対応関係を設定し、主制御装置２のメモリ１２に記憶する。 - 特許庁 - One page which is a data management unit in the flash memory chip MEM, comprises a data section which has a second data length which can be read or written from/to a storage controller SC, and a redundant section.
フラッシュメモリ・チップＭＥＭ内のデータ管理単位である１ページは、ストレージコントローラＳＣから読み書き可能な第二のデータ長を有するデータ部と、冗長部とを有する。 - 特許庁 - The camera DSP 21c applies data conversion and resolution conversion to the image data after being thinned out to convert the data into image data Y, Cb, Cr, which are fed to a memory controller 22.
カメラＤＳＰ２１ｃは、間引き後の画像データにデータ変換及び解像度変換を行って、Ｙ，Ｃｂ，Ｃｒの画像データに変換してメモリコントローラ２２に供給する。 - 特許庁 - A controller 12 controls a light quantity of a LED2a or a LED2b in such a way that the luminous unit 2 emits the light of a color and a quantity recorded in a memory 11.
制御部１２は、メモリ１１に記録された色および光量でＬＥＤ発光部２が発光するようにＬＥＤ２ａないし２ｂの光量を制御する。 - 特許庁 - When a reading or writing request is issued to a buffer block in which any data are written once, the memory controller 12 operates the reading or writing of data as requested.
一度書き込まれたバッファブロックに対して、読み出しあるいは書き込み要求があった場合、メモリコントローラ１２は、要求通りにデータの読み出しあるいは書き込みを行う。 - 特許庁 - In the case of access from main and external controllers to a synchronous dynamic random access memory(SDRAM) 11, the bus controller 12 arbitrates the access requests of these respective controllers through an arbitrating circuit part 25.
バス制御コントローラ１２は、調停回路部２５にてＳＤＲＡＭ１１にメイン及び外部コントローラがアクセスするに際してその各コントローラのアクセス要求を調停する。 - 特許庁 - When a print command signal is inputted from an external device via a main controller 100, a printing operation is performed under the image forming condition stored in the memory 116.
そして、主制御部１００を介して外部装置から印字指令信号が入力されたときは、メモリ１１６に格納しておいた画像形成条件で印字動作を行う。 - 特許庁 - To provide a remote controller and a remote control system, capable of easily connecting an external memory irrespective of the installation location of an external device being an object for remote control.
遠隔操作の対象となる外部装置の設置場所に拘わらず、外部メモリーを容易に接続可能なリモートコントローラーおよび遠隔制御システムを提供する。 - 特許庁 - When the IPMP information includes the IPMP information of the lower layer (S6), the IPMP information of the lower layer is loaded to a memory of an IPMP controller 24, and the steps after the step S2 are repeated.
下位階層のＩＰＭＰ情報を含む場合（Ｓ６）、下位階層のＩＰＭＰ情報をＩＰＭＰ制御装置２４のメモリにロードし、Ｓ２以降を繰り返す。 - 特許庁 - A unified controller 34 is provided with a memory in which a treating program used to continuously treat wafers housed in a plurality of cassettes regardless of their treating order is stored.
統括制御コントローラ３４は、処理順序を問わない複数のカセットに収納されているウェーハに連続して施す処理を示す処理プログラムを記憶するメモリを有する。 - 特許庁 - When a saving-mode is specified, the developing bias value and the γ correction value corresponding to specification are read out from a memory by a controller 100, and they are set as a printing condition in an engine 108.
セーブモード指定時、コントローラ１００は、指定に対応した現像バイアス値、γ補正値を上記メモリから読出し、エンジン１０８に印刷条件として設定する。 - 特許庁 - A bus controller +(4) which performs bus control over an external memory (2) is equipped with instruction buffers (Buf4, Buf8, and BufC), flags (Flg4, Flg8, and FlgC) intrinsic to the instruction buffers, and a buffer control circuit (30).
外部メモリ（２）のバス制御を行うバスコントローラ（４）は、複数個の命令バッファ（Ｂｕｆ４，Ｂｕｆ８，ＢｕｆＣ）、夫々の命令バッファに固有のフラグ（Ｆｌｇ４，Ｆｌｇ８，ＦｌｇＣ）、及びバッファ制御回路（３０）を備える。 - 特許庁 - Since the source controller integrated circuit and the memory integrated circuit are mounted on the same side surface of the circuit board, the high-density storage device has a reduced size.
ソースコントローラ集積回路及びメモリ集積回路は回路基板の同一側面に取り付けられるので、高密度記憶デバイスは、縮小された大きさを有する。 - 特許庁 - To allow an electronic controller which has a function of continuing the connection of a power source even after a power switch is turned off, to securely turn off the electric power when data in a program memory become abnormal.
電源スイッチのオフ後も電源の接続を継続させる機能を有した電子制御装置において、プログラムメモリのデータ異常時に、電源の遮断を確実に行う。 - 特許庁 - To provide a memory controller, a chip and a method for performing data transfer to an LCD (liquid crystal display) so that disturbance is not generated in the display of the LCD.
本発明の目的は、ＬＣＤの表示に乱れが発生しないようにＬＣＤにデータ転送をおこなうためのメモリコントローラ、チップおよび方法を提供することにある。 - 特許庁 - A main controller 30 drives and controls an LSU35 radiating laser beam on a charged photoreceptor based on control data read from a nonvolatile memory 36.
メインコントローラ３０が、帯電させた感光体にレーザ光を照射するＬＳＵ３５を、不揮発性メモリ３６から読み出した制御データに基づいて駆動制御する。 - 特許庁 - Further, the memory controller erases the erasure instruction data of the image data subjected to the main erasure processing from the management block and writes the management information of the newly recorded image data.
また、メモリコントローラは管理ブロックから本消去処理を行った画像データの消去指示データを消去して、新たに記録した画像データの管理情報を書き込む。 - 特許庁 - When the computed signal is "High", the microcomputer-logic circuit section 2 and the memory section 3 goes into an inactive state, and a system-reset command is emitted by the controller 4.
この演算した信号が“Ｈｉｇｈ”の場合、マイコン・論理回路部２及びメモリ部３は非活性状態となり、且つ制御部４からシステムリセット指令が発せられる。 - 特許庁 - Then, the controller 1106 receives the enciphered contents data related with the present position through the transmitting/receiving part 1104, and records and/or reproduces the enciphered contents data to/from a memory card 110.
そして、コントローラ１１０６は、現在位置に関連する暗号化コンテンツデータを送受信部１１０４を介して受信し、メモリカード１１０に記録および／または再生する。 - 特許庁 - To enable record and reproduction control of isochronous data from a controller such as PC etc. to be performed after defining a command for recording and reproducing about a camcorder using a memory medium capable of random access.
ランダムアクセス可能なメモリ媒体を使用したカムコーダに記録、再生用コマンドを定義してＰＣ等のコントローラからＩｓｏｃｈｒｏｎｏｕｓデータの記録再生制御を行えるようにする。 - 特許庁 - A memory controller 12 selects only varied update data from data stored in the EEPROM 21 during print operation and writes the selected update data in the EEPROM 21 upon finishing print operation.
ここで、メモリコントローラ１２は、印刷中にＥＥＰＲＯＭ２１の格納データから変化した更新データのみを選定し、印刷終了時に該ＥＥＰＲＯＭ２１に書込む。 - 特許庁 - A memory system according to an embodiment includes a controller which performs data transfer between a host device and a nonvolatile second storage section via a volatile first storage section.
実施形態のメモリシステムは、揮発性の第１の記憶部を介してホスト装置と不揮発性の第２の記憶部との間のデータ転送を行うコントローラを備えている。 - 特許庁 - A memory connected with the controller stores a plurality of object-oriented classes each of which is configured so as to control at least one operation of the printer.
前記コントローラに接続されたメモリは、そのそれぞれがプリンタの少なくとも一つの動作を制御するように構成された、複数のオブジェクト指向クラスを格納している。 - 特許庁 - The data processing unit recognizes image files stored in a memory card 44 corresponding to the filenames and paths by storing the read filenames and paths in a file list 66a stored in a RAM 66 after controlling a memory card controller 40 so as to ensure that the filenames and paths of image files stored in the memory card 44 are read out.
メモリカード４４に記憶されている画像ファイルのファイル名とパスとが読み出されるようメモリカードコントローラ４０を制御したあと、読み出されたファイル名とパスとをＲＡＭ６６に記憶されたファイルリスト６６ａへ記憶することによってそのファイル名とパスとに対応するメモリカード４４に記憶された画像ファイルを認識する。 - 特許庁 - The bus controller 20 has an address comparing part 21 for comparing the memory access address with the address for replacement control from the trace memory, and a replacement processing part 24 for replacing the instruction code or data read from the external memory with another instruction code or data when a comparison result by the address comparing part satisfies a prescribed condition.
バスコントローラ２０は、メモリアクセスアドレスとトレースメモリからの置換制御用アドレスとを比較するアドレス比較部２１と、外部メモリから読み出された命令コードまたはデータについて、アドレス比較部による比較結果が所定の条件を満たす場合は、別の命令コードまたはデータに置き換える置換処理部２４を有する。 - 特許庁 - The electronic equipment device 1 includes: a DDR memory 2; a control IC 3 for controlling the writing/reading of data to the DDR memory 2; and a voltage output circuit 4 for setting a reference Vref-ddr in the DDR memory 2 and a reference voltage Vref-ic in the controller IC 3.
電子機器装置１は、ＤＤＲメモリ２と、ＤＤＲメモリ２に対するデータの書込み／読出しを制御するコントロールＩＣ３と、ＤＤＲメモリ２における基準電圧Ｖｒｅｆ−ｄｄｒ及びコントロールＩＣ３における基準電圧Ｖｒｅｆ−ｉｃを設定する電圧出力回路４とを備える。 - 特許庁 - A data processing system 10 comprises the microprocessor 11 for executing burst transfer in mixed different operation modes, a synchronous burst memory 13 having a mode register 14 for a setting of the operation mode of the burst transfer, and the memory controller 12 for arbitrating access between the synchronous burst memory 13 and the microprocessor 11.
データ処理システム１０は、異なる動作モードを混在させたバースト転送を実行するマイクロプロセッサ１１と、バースト転送の動作モードが設定されるモードレジスタ１４を有する同期式バーストメモリ１３と、同期式バーストメモリ１３とマイクロプロセッサ１１との間でアクセスを調停するメモリコントローラ１２とを備えたものである。 - 特許庁 - In some embodiments, when a memory card is in a memory card slot of the card reader and the memory card is not accessed for a second specified amount of time, the card reader can be electrically turned off from the host controller if sideband signals are available in order to notice the card reader to electrically reconnect.
いくつかの実施形態で、メモリ・カードが、カード・リーダのメモリ・カード・スロットにあるが、第２の指定された時間の間にアクセスされていない場合に、電気的に再接続するようにカード・リーダに知らせるのにサイドバンド信号が使用可能であるならば、カード・リーダをホスト・コントローラから電気的に切断することができる。 - 特許庁 - The multifunctional machine 1 includes: an image memory 16 for storing image data and dictionary data for character recognition; a character recognition unit 23 for performing character recognition of image data to be a target using the dictionary data; and a memory controller 31 for storing captured image data in a vacant region of the image memory 16 wherein the dictionary data have been stored.
複合機１は、画像データと文字認識用の辞書データとを記憶させるための画像メモリ１６と、辞書データを用いて、対象となる画像データの文字認識を行う文字認識部２３と、取得された画像データを辞書データが記憶されている画像メモリ１６の空領域に記憶するメモリ制御部３１とを備える。 - 特許庁 - This device is provided with a CPU 10101 for running a prescribed program, a memory 10103 for storing the program to be run by the CPU 10101 and data to be used for that program and a memory protection controller 10102 for determining whether the memory 10103 is illegally accessed by the program to be run by the CPU 10101 or not.
所定のプログラムを実行するＣＰＵ１０１０１と、ＣＰＵ１０１０１で実行するプログラムおよびそのプログラムで使用するデータを格納するメモリ１０１０３と、ＣＰＵ１０１０１で実行するプログラムがメモリ１０１０３に対して不正アクセスしたか否かを判断するメモリ保護制御装置１０１０２とを備えている。 - 特許庁 - The controller 3 stores a part of the information to be transferred in any one buffer memory 6 of the memories 6, or stores a part of the other information to be transferred in another one memory 6 of the memories 6 during a period in which the part of the information is transferred from the memory 6.
画像制御部３は、複数のバッファメモリ６のいずれか１個のバッファメモリ６にある転送すべき画像情報の一部を格納しているか又は当該バッファメモリ６からこれを転送している期間中に、複数のバッファメモリ６の少なくとも他の１個のバッファメモリ６に他の転送すべき画像情報の一部を格納する。 - 特許庁 - The image data read from the first memory by a first memory controller are expanded by a first expansion section 303 and thereafter subjected to image quality revision processing by using a filter coefficient of a filter 304 and magnification processing by a magnification unit 306, and the result is compressed by a second compression section 310 and stored in a second memory.
第一のメモリから第一のメモリコントローラにより読み出された画像データは、第一伸張部３０３で伸長された後、フィルタ部３０４のフィルタ係数による画質変更処理、変倍ユニット３０６による変倍処理がなされ、さらに第二圧縮部３１０で圧縮されて第二のメモリに保持される。 - 特許庁 - The memory controller 28 is provided with a management table for an operation period and the peak period of a consumed current, for each of the plurality of operations; and, when receiving the advance notice signal STA from a predetermined semiconductor memory out of the plurality of semiconductor memories 1, notifies the predetermined semiconductor memory of the resume instruction on the basis of the management table.
メモリコントローラ２８は、複数の動作の各々について、動作期間及び消費電流のピーク期間に関する管理テーブルを備え、複数の半導体メモリ１のうち所定の半導体メモリから予告信号ＳＴＡを受けたとき、管理テーブルに基づいて、所定の半導体メモリに対して再開命令を通知する。 - 特許庁 - The disk array control unit comprises a processor 1, a memory controller 2, a memory 3, a battery 4, SCSI controllers 5 and 6, a PCI bus interface 7, a Slow bus interface 8, an NVRAM 9, an FROM 10, and a backup memory 11, and these components are connected with each other through a local bus to perform a mutual data communication.
ディスクアレイ制御装置２０は、プロセッサ１と、メモリコントローラ２と、メモリ３と、バッテリ４と、ＳＣＳＩコントローラ５、６と、ＰＣＩバスインタフェース７と、Ｓｌｏｗバスインタフェース８と、ＮＶＲＡＭ９と、ＦＲＯＭ１０と、バックアップメモリ１１と、により構成され、ローカルバスを介して接続され、相互にデータ通信を行うように構成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
