「memory controller」を含む例文一覧(4966)
＜前へ 1 2 .... 63 64 65 66 67 68 69 70 71 .... 99 100 次へ＞- To provide a data compression device, a data decompression device, a data compression method, and a data decompression method which can compress/decompress data with simple structure and simple processing by using storage means such as a plurality of PEs, a memory controller unit and a line buffer memory.
複数のＰＥとメモリコントローラ部とラインバッファメモリなどの記憶手段とを利用して簡単構成かつ単純な処理でデータを圧縮伸張することができるデータ圧縮装置、データ伸張装置およびデータ圧縮方法、データ伸張方法を提供する。 - 特許庁 - To verify that the value of written data is right and that unnecessary writing is not performed by a smaller test bench in a shorter time without the interposition of an human error, in a logic verification technique for a plurality of DMAC (Direct Memory Access Controller) circuits accessing a common memory.
共通のメモリーにアクセスする複数のＤＭＡＣ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓＣｏｎｔｒｏｌｌｅｒ）回路の論理検証手法において、書き込んだデータの値が正しい事と共に、余計な書き込みを行っていない事を、より小さなテストベンチで、より短時間に、ヒューマンエラーが介在する事無く検証できる事。 - 特許庁 - The display controller 100 reads the display data stored in the frame memory 120 in a predetermined order and supplies the data to a driving unit 20, and outputs the display data stored in the frame memory 120 to the host 40 upon request from the host 40.
表示コントローラ１００は、駆動部２０に対して、フレームメモリ１２０に記憶された表示データを所定の順序で読み出して供給し、ホスト４０からの要求があったときにフレームメモリ１２０に記憶された表示データを該ホスト４０に対して出力する。 - 特許庁 - The printing controller comprises a curtailment means for cutting down the amount of the management information memorized in the storage means when the amount of the management information formed for managing the printer exceeds the residual memory capacity of a memory means.
印刷装置を管理するために生成される管理情報の情報量が記憶手段の残存記憶容量を超える場合に、記憶手段に既に記憶された管理情報の情報量を縮減する縮減手段を有することを特徴としている。 - 特許庁 - The control device further comprises a selection circuit (S1-S6) for forming signal transmission paths between the card socket and the plurality of controllers, and a CPU (111) capable of performing processing for selectively involving the controller corresponding to each memory card in operation control of the memory card.
さらに上記複数のコントローラとの間の信号伝達経路を形成する選択回路（Ｓ１〜Ｓ６）と、上記メモリカードに対応するコントローラを選択的に上記メモリカードの動作制御に関与させるための処理を実行可能なＣＰＵ（１１１）とを設ける。 - 特許庁 - In a post-wafer-sorting stage of device manufacture, a plurality of flash memory devices which each include a flash controller die related to a common housing and at least one flash memory die are passed to a test process such as a batch test process or mass test process.
デバイス製造のポスト・ウェファ・ソート・ステージ中に、共通ハウジングに関連づけられたフラッシュコントローラ・ダイおよび少なくとも一つのフラッシュメモリ・ダイを各々が含む複数のフラッシュメモリ・デバイスを、例えば、バッチ・テスト・プロセスまたはマス・テスト・プロセス等のテスト・プロセスへ通す。 - 特許庁 - The vehicle controller which is equipped with the electrically rewritable nonvolatile memory 3 and has a control parameter, used for vehicle control, stored in the nonvolatile memory 3 is provided with the volume 5 for adjusting a write request value for the parameter from outside.
電気的に書き換え可能な不揮発性メモリ３を備え、車両制御に用いられるパラメータを前記不揮発性メモリ３に記憶させた車両用制御装置において、外部より前記パラメータの書き込み要求値を調整するためのボリューム５を備える。 - 特許庁 - According to instructions from the control part 11, a liquid crystal controller 16 displays image data 133 stored in the nonvolatile memory 13 in a fixed mode and condensed data 122 stored in a volatile memory 12 in a condensed mode, respectively on a stationary part 152 of the liquid crystal display 15.
また、液晶コントローラ１６は、制御部１１からの指示で、固定モードでは、不揮発性メモリ１３に記憶される画像データ１３３、そして、縮小モードでは、揮発性メモリ１２に記憶される縮小データ１２２を液晶表示器１５の固定部１５２に表示する。 - 特許庁 - This semiconductor memory device includes: a memory cell 20 to be formed in such a manner that a first inverter INV1 and a second inverter INV2 are subjected to cross-couple connection; a power supply terminal 21 to which a first voltage is supplied; and a second voltage controller 28 for controlling the second voltage.
この半導体記憶装置は、第１インバータＩＮＶ１と第２インバータＩＮＶ２とをクロスカップル接続させて形成されるメモリセル２０と、第１電圧が供給される電源端子２１と、第２電圧を制御する第２電圧制御部２８とを備える。 - 特許庁 - After the FULL button 30 is depressed, the computer 23 sends article picking data in use stored in a memory 40 and an operating pattern in use stored in a memory 39 stored in a travelling controller 37 to a work managing device 6 at a start point on the guide passage.
満杯ボタン３０の押圧操作を受けてコンピュータ２３はメモリ４０に記憶した使用中の集品データと、走行用コントローラ３７のメモリ３９に記憶した使用中の運行パターンとを誘導路のスタート地点の作業管理装置６に送信する。 - 特許庁 - An external storage device determines whether or not a transition condition for transition into a read-only mode allowing a non-volatile memory to perform only a read operation is established, and when the transition condition is established, switches to an interface controller that supports only the read operation of the non-volatile memory.
外部記憶装置は、不揮発性メモリにリード動作のみを行わせるリードオンリーモードに移行させる移行条件が成立するか否かを判定し、移行条件が成立したとき、不揮発性メモリのリード動作のみをサポートするインタフェースコントローラに切り替える。 - 特許庁 - Since a file forming unit 34 is constituted to form the image file from the data stored in the memory 23 when a delimiter signal from a controller 31 is detected, the memory 23 stores the plurality of image files formed at the respective delimiters.
ファイル作成部３４は制御部３１からの区切り信号を検出すると、記憶部２３に蓄積されている画像データから画像ファイルを作成するように構成されるため、記憶部２３は区切り信号ごとに作成された複数の画像ファイルを記憶する。 - 特許庁 - The memory controller (1) for arbitrating an access request issued by a plurality of function blocks to one memory (3) is provided with one or more buffering circuits (30, 40) and an arbitration part (70) for arbitrating an access request (rq) based on the priority order of the access request (rq).
一のメモリ(3)に対して複数の機能ブロックから発行されたアクセス要求の調停を行うメモリ制御装置(1)は、１つ以上のバッファリング回路（30、40）と、アクセス要求(rq)の優先順位に基づいて、アクセス要求(rq)の調停を行う調停部(70)とを備えている。 - 特許庁 - To provide a data transfer controller for constructing a node relationship of a network and a memory structure into the same/similar structures for easily setting increase/decrease of nodes, change in a network structure and the like to a data transfer function of communication using a distributed shared memory.
ネットワークのノード関係とメモリ構造とを一致或いは近い構造にし、ノードの増減やネットワーク構造の変更などを分散共有メモリを用いた通信のデータ転送機能に対して容易に設定することができるデータ転送制御装置を提供する。 - 特許庁 - The memory controller provides a means to specify an erased block in the flash memory 2 in respond to a command supplied from a host computer 5, a means to diagnose a status of the erased block and a means to write data into the diagnosed and erased block.
ホストコンピュータ５より供給される書き込みコマンドに応答してフラッシュメモリ２内の消去済みブロックを特定する手段と、特定された消去済みブロックの状態を診断する手段と、診断された消去済みブロックにデータを書き込む手段とを備える。 - 特許庁 - A memory controller setting processing module 191d performs, at the time of power-ON of a personal computer, initial setting processing for making the RAM function as a component of the main memory based on the second SPD data stored in the SPD storage area 192.
メモリコントローラ設定処理モジュール１９１ｄは、パーソナルコンピュータの電源オン時に、ＳＰＤ保存領域１９２に保存されている第２のＳＰＤデータに基づいて、ＲＡＭを主メモリの構成要素として機能させるための初期設定処理を行う。 - 特許庁 - By a controller 47, the switch 49 is controlled and also the state of accumulated data of the FIFO memory 46 is monitored, and the switch 49 is connected to the side of position B before the video data are filled up in the FIFO memory 46, then the video data are transmitted to a hard disk device 45.
コントローラ４７は、スイッチ４９の制御をすると共にＦＩＦＯメモリ４６のデータ蓄積状態を監視し、ＦＩＦＯメモリ４６に映像データが満杯になる前にスイッチ４９をポジションＢ側に接続し、映像データをハードディスク装置４５へ送る。 - 特許庁 - In the hot-water system, a controller 30 controls water temperature of the second water-path 20 to at least a lower-limit water-temperature stored in a memory 33 and beside at most an upper-limit flow-rate stored in the memory 33.
本発明の温水システムによれば、コントローラ３０は第２温水路２０の水温を記憶手段３３に記憶されている「下限水温」以上に制御するとともに、流水量を記憶手段３３に記憶されている「上限流水量」以下に制御する。 - 特許庁 - To provide a data transfer controller which enables data to be efficiently transferred between a data storage means and a buffer memory when transferring data between an input/output device and the data storage means through the buffer memory, and a data transfer control method.
バッファメモリを介して入出力デバイスとデータ記憶手段との間でデータ転送を行う場合に、データ記憶手段とバッファメモリとの間で効率良くデータを転送することができるデータ転送制御装置及びデータ転送制御方法を提供すること。 - 特許庁 - A moving image decoding apparatus (20) includes: a decoding processing part (18) capable of decoding the stream data fetched through a stream buffer (11); a frame memory (16) capable of holding decoded pictures; and a controller (17) for controlling the operation of the stream buffer and the frame memory.
動画像復号装置（２０）は、ストリームバッファ（１１）を介して取り込まれたストリームデータを復号可能な復号処理部（１８）と、復号されたピクチャを保持可能なフレームメモリ（１６）と、上記ストリームバッファ及び上記フレームメモリの動作を制御するコントローラ（１７）とを含む。 - 特許庁 - In the image forming apparatus which performs linked copy print shared by master and slave units, processing of an image is performed to the image data with high secrecy by writing data in a register of a memory controller 407 from an image memory 408 after completion of the printing.
親機と子機とで分担した連結コピー印刷をおこなう画像形成装置において、その印刷終了後に機密性の高い画像データに対し、画像メモリ４０８からメモリコントローラ４０７のレジスタにデータを書き込み、画像の加工処理をおこなう。 - 特許庁 - A controller 8 receives voice information from a host computer through an external interface 10, holds temporarily it in a buffer memory 9, divides voice information held in the buffer memory 9 into plural recording units, and records them in a track formed on a disk 11.
コントローラ８は、外部インタフェース１０を介してホストコンピュータから音声情報を受け取ってバッファメモリ９に一時的に保持し、バッファメモリ９に保持された音声情報を複数の記録単位に分割してディスク１１上に形成されたトラックに記録する。 - 特許庁 - A controller transfers information organized in sectors, each sector including a user data portion and an overhead portion between a host and a nonvolatile memory bank, and stores and reads two bytes of information relating to the same sector simultaneously within two nonvolatile memory devices.
コントローラはセクタ単位に構成された情報を転送し、各セクタはホストと不揮発性メモリバンクとの間にユーザデータ部分およびオーバーヘッド部分を含み、２つの不揮発性メモリデバイス内の同じセクタに関連する２バイトのセクタの記憶および読み出しを同時に行う。 - 特許庁 - A controller 11 reads out a predetermined reference point, located ahead and a reference speed corresponding to the reference point which are stored in a reference drive information memory 14b of an information memory section 14, based on the current position detected by a GPS receiver 18.
制御部１１は、ＧＰＳ受信器１８にて検出した現在位置に基づいて、情報記憶部１４の基準運転情報記憶部１４ｂに記憶した、前方にある予め定めた基準地点とその基準地点に対する基準速度を読み出す。 - 特許庁 - A write area detecting means 8 detecting an address area where a picture data writing means 1 performs write accesses to a graphics memory 2 is provided in this display controller and data of only an area where addresses to which the writing means 1 accessed are included are transferred to the memory 5 of a display means 4.
画像データ書き込み手段１がグラフィクスメモリ２に書き込みアクセスするアドレス領域を検出する書き込み領域検出手段８を設け、該書き込み手段１がアクセスしたアドレスを含む領域のみのデータを表示手段４のメモリ５に転送する。 - 特許庁 - To provide a memory controller and memory control method having processing ability capable of dealing with signal input of a high speed by overcoming the threshold that the input speed of the signals is restricted by the sum total of the processing ability of individual signal processing means.
個々の信号処理手段の処理能力の総計により信号の入力速度が制限されるという限界を克服し、高速な信号入力に対応し得る処理能力を有するメモリ制御装置およびメモリ制御方法を提供する点にある。 - 特許庁 - This control controller has a 1st user program memory 11 storing a ladder control program and a 2nd user program memory 12 storing a Java program, and programs stored in the respective memories 11 and 12 are executed by a ladder program managing part 13 and a Java program managing part 14.
ラダー制御プログラムを格納した第１ユーザプログラムメモリ１１とＪａｖａプログラムを格納した第２ユーザプログラムメモリ１２を有し、各メモリ１１，１２に格納されたプログラムは、ラダープログラム管理部１３，Ｊａｖａプログラム管理部１４により実行される。 - 特許庁 - The semiconductor memory 1 is provided with a memory array 10 including a plurality of blocks 12, and a controller 11 for accessing a target block 12 to be processed based on the processing command from the information processor 2 to execute processing of target data stored therein.
半導体メモリ１は、複数のブロック１２を含むメモリアレイ１０と、情報処理装置２からの処理命令に基づいて、処理命令の対象となる対象ブロック１２にアクセスして、そこに格納されている対象データの処理を実行するコントローラ１１とを有する。 - 特許庁 - A resistive cross point memory (RXPtM) cell array device 10 (one example of which is a magnetic random access memory(MRAM) device) includes a chip 40 on which an array 12 of RXPtM cells is formed, an array 44 of sense amplifiers used in sensing resistance values of the RXPtM cells 14, and an input/output(I/O) controller 48 are formed.
抵抗性交点メモリ(RXPtM)セルアレイデバイス10（この１つの例は、磁気ランダムアクセスメモリ(MRAM)デバイスである）は、RXPtＭセルのアレイ１２、RXPtＭセル14の抵抗値を読み取る際に使用されるセンス増幅器のアレイ44、及び、入力／出力(I/O)コントローラ48が形成されたチップ40を備える。 - 特許庁 - The controller is provided with a bridge LSI 130 connected to a control processor 120 and to a communication processor 110, a memory 140 connected to the LSI 130, a system bus interface 160 for connecting the controller to an object 400 to be controlled through a system bus 200, and a network interface 150 for connecting the controller to a terminal 20 through the Internet 10.
制御用プロセッサ１２０と通信用プロセッサ１１０とのそれぞれに接続されたブリッジＬＳＩ１３０と、ブリッジＬＳＩ１３０に接続されたメモリ１４０，制御対象４００とシステムバス２００を介して接続するためのシステムバスインターフェイス１６０、端末２０とインターネット１０を介して接続するためのネットワークインターフェイス１５０を備えた。 - 特許庁 - The communication controller 101 performs authentication when connected with the external storage medium 201, spontaneously transfers an updating program to the nonvolatile memory 142 of the communication controller 101 between the communication controller 101 and the external storage medium in the case of authentication permission, performs update, encrypts device information, and executes transfer to a free space 224 of the external storage medium 201.
通信制御装置101は外部記憶媒体201が接続されると認証を行い、認証許可の場合、通信制御装置101と外部記憶媒体との間で自発的に更新用プログラムを通信制御装置101の不揮発性メモリ142へ転送し更新、装置情報を暗号化し、外部記憶媒体201の空き領域224への転送を実行する。 - 特許庁 - The data transfer control system includes a transfer controller 160 that transfers compressed data including compressed image data to a device controller 210 via a bus 200, and a transfer rate setting section 130 that sets the transfer rate of the transfer controller 160 based on the data storage status of a memory 290 on the side of the device for storing the received compressed data.
データ転送制御システムは、圧縮画像データを含む圧縮データを、バス２００を介してデバイスコントローラ２１０に転送する転送コントローラ１６０と、受信された圧縮データを記憶するデバイス側のメモリ２９０のデータ蓄積状況に基づいて、転送コントローラ１６０の転送速度を設定する転送速度設定部１３０を含む。 - 特許庁 - Each controller integrated circuit (IC) is provided with a controller IC, a memory control logic controlling communication between the data memories connected to the controller IC, a parity logic calculating the parity information of the data communicated to or from the data memories, a logic communicating with IC accompanying the parity information to or from a companion IC and a logic communicating the data to or from the companion IC.
各コントローラ集積回路（ＩＣ）は、コントローラＩＣと、コントローラＩＣに接続されたデータメモリとの間の通信を制御するメモリ制御ロジックと、データメモリに／から通信されるデータのパリティ情報を計算するパリティロジックと、パリティ情報を随伴するＩＣに／から通信するロジックと、随伴ＩＣに／からデータを通信するロジックとを備える。 - 特許庁 - A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.
キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁 - Memory map setting service 18 sets a device data area for transmitting/receiving data with a device on an I/O memory 11 in the controller 10, generates a memory map associated with a variable data area on the I/O memory related with a device to which a control program refers and transfers it to cyclic service 21 and data transfer service 19.
取得した識別情報に基づき、メモリマップ設定サービス１８は、コントローラ１０内のＩ／Ｏメモリ１１上におけるデバイスとデータの送受をするためのデバイスデータ領域を設定するとともに、そのデバイスデータ領域と、制御プログラムが参照するデバイスに関連づけられたＩ／Ｏメモリ上の変数データ領域と関連づけたメモリマップを作成し、サイクリックサービス２１とデータ転送サービス１９に渡す。 - 特許庁 - An FM transmitter controller 112 selects one area involving a present position shown by position information from the memory 109, reads the FM broadcast frequency related to the area and the adjacent areas out of the memory 109, selects one area shown by the adjacent areas from the memory 109, and reads the FM broadcast frequency 109b related to the selected area out of the memory 109.
ＦＭトランスミッタ制御部１１２は、位置情報が示す現在位置を含む地域を記憶部１０９から選択し、その地域と関連づけられたＦＭ放送周波数と隣接地域を記憶部１０９から読み出し、その隣接地域を示す地域を記憶部１０９から選択し、その選択された地域と関連づけられたＦＭ放送周波数１０９ｂを記憶部１０９から読み出す。 - 特許庁 - A controller of the portable flash memory checks whether the thin client OS is normally started by a client, and if it is normally started, sets an access right flag to ON.
可搬型フラッシュメモリのコントローラは、シンクライアントＯＳがクライアント端末によって正常に起動されているかをチェックし、正常に起動された場合にアクセス権フラグをオンにセットする。 - 特許庁 - The digital camera 2 has a memory controller 42 and it divides photographed picture data into sectors S1 to Smax, distributes the sectors S1 to Smax into FM1 to FM3, and records them (striping).
デジタルカメラ２は、メモリコントローラ４２を備え、撮影された画像データをセクタＳ１〜Ｓｍａｘに分割し、セクタＳ１〜ＳｍａｘをＦＭ１〜ＦＭ３に分散して記録する（ストライピング）。 - 特許庁 - The DMA controller 2 is connected to the local bus 7 and the global bus 8, and DMA-transfer-controls a data such as the PCM data stored in a memory without interposing a processor or the like.
ＤＭＡコントローラ２は、ローカルバス７及びグローバルバス８に接続され、プロセッサなどを介さずにメモリに格納されているＰＣＭデータなどのデータのＤＭＡ転送制御を行う。 - 特許庁 - To print slips in the order of orders inputted to a controller even when power interruption occurs in a printer with no need of mounting a large capacity nonvolatile memory on the printer.
プリンタに大容量の不揮発メモリを搭載する必要なく、プリンタの電源断が発生した場合であっても、コントローラに入力された注文の順に伝票を印字する。 - 特許庁 - The controller 21 provides for image information in a memory multiple square inspection areas and divided areas obtained by further dividing the inspection areas into squares.
制御装置２１において、メモリ上の画像情報に対し、正方形の複数の検査領域と、その検査領域をさらに正方形に分割した複数の分割領域が設けられる。 - 特許庁 - A controller stores information on whether data communication is made successful or not, a season in which communication is performed, a day of the week on which communication is performed, communication time and data communication speed in a data memory for each site.
コントローラは、データ通信が成功したか否かの情報、通信を行った季節、通信を行った曜日、通信時刻、データ通信速度、を、サイト毎に、データメモリに格納する。 - 特許庁 - The Qin counter 4 compares a counted value and a Qin counter continuation number sent from the parameter memory 2, and outputs a transmission resumption signal to a transmission controller 6 when they coincide.
Ｑｉｎカウンタ４はパラメータ記憶部２から送られてきたＱｉｎカウンタ連続数とカウント値とを比較し、それらが一致した時に送信再開信号を送信制御部６に出力する。 - 特許庁 - A data storage part 402 and a process part 403 are provided in a data transfer controller 400, which relays transfer of data between a data processing apparatus 100 and a large capacity memory 300.
データ処理装置１００と大容量メモリ３００との間のデータ転送の中継をするデータ転送制御装置４００内にデータ記憶部４０２と、処理部４０３とを設ける。 - 特許庁 - The controller 143 uses the slope characteristic data in the line memory 42 to correct data of the horizontal lines located in a valid pixel area 41 (Fig. 4) of the solid-state imaging device.
コントローラ１４３は、固体撮像素子の有効画素領域４１（図４）に位置する水平ラインのデータについて、上記ラインメモリ１４２内の傾斜特性データを用いて補正する。 - 特許庁 - When a detected signal is entered from a sensor 19 to a controller 16, the shutter of the digital camera 11 is released, and the taken picture is stored as a background image in a background memory 22.
センサ１９から検知信号がコントローラ１６に入力されると、デジタルカメラ１１のシャッタが切られ、撮影画像は背景画像として背景画像メモリ２２に記憶される。 - 特許庁 - A system accessing information about the television program, stores two or more television program lists for which each list contains a title, a televising time duration and a channel, to an electronic memory of a schedule controller which is connected to a monitor screen and operates.
それぞれのリストがタイトル、放映時間およびチャンネルを含んでいる複数のテレビジョン番組リストをモニタースクリーンに接続されて作動するスケジュールコントローラの電子メモリに記憶する。 - 特許庁 - If the number information does not exist in the memory 6, the controller 2 shows only the terminating or originating number on a display 5 and does a talking process (steps S6-S8).
制御部２は該当する番号情報が記憶部６に無い場合は、着信番号もしくは発信番号のみを表示部５に表示して通話処理を行なう（ステップＳ６〜ステップＳ８）。 - 特許庁 - At the time of writing the picture data in the buffer block for the first time, the memory controller 12 stores and manages the data, and writes the initial data in the buffer block, and then writes the picture data.
初めて画像データをバッファブロックに書き込もうとする場合、メモリコントローラ１２は、これを記憶・管理し、このバッファブロックに、まず、初期データを書き込んでから、画像データを書き込む。 - 特許庁 - To the direct access request for which cache control in an OS 52 is not performed in a main body 50, the cache control is performed by using the storage control part cache memory 64 of a disk controller 54.
本体５０においてＯＳ５２でのキャッシュ制御を行わない直接アクセス要求に対して、ディスクコントローラ５４の記憶制御部キャッシュメモリ６４を用いてキャッシュ制御を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
