「memory controller」を含む例文一覧(4967)
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 .... 99 100 次へ＞- As soon as compression coding and recording processing are applied to the received image, a compression controller 6 accesses a frame memory in the compressor 3, detects a change in the received image, generates a reduced image from the received image with the change and stores the reduced image to a memory area reserved in the frame memory.
入力画像の圧縮符号化および記録処理と同時に、圧縮制御装置６が圧縮装置３内のフレームメモリをアクセスし、入力画像の変化を検出し、変化のある入力画像から縮小画像を生成し、生成した縮小画像をフレームメモリに確保したメモリエリアに記憶する。 - 特許庁 - For example, if a bank busy condition or other delay is recognized by the conflict detector in the sequentially received memory requests, the memory controller rearranges the order in which the pending memory requests will be executed to eliminate the conflict or delay, if possible, or otherwise to minimize the delay.
例えば、バンクビジー状態または他の遅延が逐次的に受け取られたメモリリクエストにおいてコンフリクト検出器により認識されると、メモリコントローラは、可能である場合にはコンフリクトまたは遅延を解消するため、あるいはそうでない場合には、遅延を最小化するため、保留中のメモリリクエストを実行する順序を再構成する。 - 特許庁 - On request via wireless channel from an external device such as a PC, TV, or printer, the content of the memory in the memory card can be read under control of a communication controller in the adapter device so that the host machine like a digital camera incorporating the memory device does not need to load a driver software for communication control.
ＰＣやテレビ、プリンタなどの外部機器からの無線伝送路を介したデータ要求に対し、アダプタ装置内の通信制御部の制御によってメモリ・カード内のメモリの内容を読めるようにしているので、デジタル・カメラなどメモリ装置を装着するホスト機器側に通信制御用のドライバ・ソフトウェアを実装しないで済む。 - 特許庁 - At the same time as compression coding and recording processing are applied to the received image, a compression controller 6 accesses a frame memory in the compressor 3, generates a reduced image from the received image extracted at an interval of a prescribed frame number from the start of photographing and stores the generated reduced image to a memory area reserved in the frame memory.
入力画像の圧縮符号化および記録処理と同時に、圧縮制御装置６が圧縮装置３内のフレームメモリをアクセスし、撮影開始時から一定フレーム間隔で抜き出した入力画像から縮小画像を生成し、生成した縮小画像をフレームメモリに確保したメモリエリアに記憶する。 - 特許庁 - The communication apparatus enabling data communication utilizing at least two channels comprises a memory controller 303 for storing first and second data received by first and second communication units 101, 102 in a memory 20, respectively; and a reproducer 30 for reading and reproducing data stored in the memory 20.
少なくとも２つの通信路を利用したデータ通信が可能な通信装置に対して、第１及び第２通信部１０１・１０２で受信した第１及び第２データをそれぞれ記憶部２０に記憶させる記憶制御部３０３と、記憶部２０に記憶されているデータを読み出して再生する再生部３０とを備える。 - 特許庁 - Printing subject data received by the communication control part 12 in the power saving mode are stored in a buffer memory MEM so that the content of the buffer memory is transferred by a DMA 21 to the DMA transfer addressee on a RAM 15 set by the communication control part 12 at the time initialization of a memory controller 14 is finished.
省電力モードにあるときに、通信制御部１２が受信した印刷対象データは、バッファメモリＭＥＭに格納され、メモリコントローラ１４の初期化が完了した段階で、通信制御部１２が設定されたＲＡＭ１５上のＤＭＡ転送先に対してバッファメモリＭＥＭの内容をＤＭＡ２１によって転送させる。 - 特許庁 - When the address of a pixel under consideration is designated, the memory controller 7 automatically generates an address corresponding to the filter processing based on the registered pattern to the image memory 3, and burst transfers picture data to be used for the filter processing read form the image memory 3 according to its access based on the registered pattern to a system bus 5.
注目画素のアドレスが指定されると、メモリコントローラ７は、画像メモリ３に対して、登録パターンに基づいて、フィルタ処理に応じたアドレスを自動的に発生し、一方で、システムバス５に対して、登録パターンに基づくアクセスにより画像メモリ３から読み出したフィルタ処理に使用する画像データをバースト転送する。 - 特許庁 - This image recorder is provided with an image data input device that captures an external event, a memory device that always records its image data, a memory controller that controls the memory device, a trigger data input device that receives a change in the event occurred externally, and a main storage device that stores an event after the production of trigger data.
外部の出来事を取り入れる画像データ入力装置と、その画像データを常時記録するメモリ装置と、そのメモリ装置を制御するメモリ制御装置と、外部で発生する出来事における変化を取り入れるトリガーデータ入力装置と、そのトリガー発生後の出来事を記録するメイン記憶装置とを備える。 - 特許庁 - A memory controller 61 connects an inversion of the LSB of the horizontal counter 72 to the write enable terminal of a memory 62 when the counted number of the vertical counter 71 is even, and connects the LSB of the horizontal counter 72 when the counted number of the vertical counter 71 is odd, and connects upper bits other than the LSB of the horizontal counter 72 to the address terminal of the memory 62.
メモリコントローラ６１は、縦方向カウンタ７１が偶数の場合には横方向カウンタ７２のＬＳＢの反転をメモリ６２のライトイネーブル端子に接続し、奇数の場合にはＬＳＢを接続し、また、横方向カウンタ７２のＬＳＢを除く上位ビットをメモリ６２のアドレス端子に接続する。 - 特許庁 - The controller controls a nonvolatile memory system (an example of a nonvolatile memory is a flash memory well-known for skilled in the art) organized into blocks, each block includes a plurality of sector locations for storing the sector information and a particular free block is designated for storing FSInfor sector information.
そのコントローラは、複数のブロックに区分された不揮発性メモリシステム（不揮発性メモリの例は当業者にとって公知であるフラッシュメモリである）を制御し、各ブロックはセクタ情報を格納するための複数のセクタを含み、特定の空きブロックがＦＳＩｎｆｏセクタ情報を格納するように指定される。 - 特許庁 - The memory controller 12 then executes processing for transmitting a write mask command for designating a key showing a specific second value (e.g., 01h) to the memory device 13 and processing for substituting the value of each other byte part except valid byte parts the value of which is ffh in the writing data by 01h and transmitting the resulting writing data to the memory device 13.
次に、メモリコントローラ１２は、特定の第２の値（例えば01h）を示すキーを指定するライトマスクコマンドをメモリデバイス１３に送信する処理と、書き込みデータの中で、値がffhの有効バイト部を除く他の各バイト部の値を、01hに置き換えた後に当該書き込みデータをメモリデバイス１３に送信する処理とを実行する。 - 特許庁 - In a first control unit 26a, when a memory controller 56a records the event in a first memory 57a, if a recording error detector 58a detects any record errors of the memory 57a, a communication control part 51a instructs a communication control part 51b of a second control unit 26b connected with a network 15 to record the event.
第１の制御装置２６ａは、メモリ制御部５６ａがイベントを第１のメモリ５７ａに記録するときに、記録エラー検出部５８ａがメモリ５７ａの記録エラーを検出した場合は、通信制御部５１ａが、ネットワーク１５に接続された第２の制御装置２６ｂの通信制御部５１ｂにイベントの記録を指示する。 - 特許庁 - The semiconductor memory device has therein a device information storage part for storing information on the characteristics of the semiconductor memory device, and an interface controller for performing file access suitable for the characteristics of the semiconductor memory device on the basis of the information, and thus, the access device can achieve optimum file access without awareness of the characteristics of the semiconductor memory device.
本発明に関わる半導体メモリ装置は、半導体メモリ装置の特性に関する情報を格納する装置情報格納部と、その情報を基に半導体メモリ装置の特性に適したファイルアクセスを行うインターフェース制御部を半導体メモリ装置内に備えることにより、アクセス装置が半導体メモリ装置の特性を意識することなく、最適なファイルアクセスを実現することができる。 - 特許庁 - The storage device includes: an interface 11 capable of receiving a content search request; a first memory block storing a file 121 and an inverted file 122 corresponding to a content included in the file 121; a second memory block 13 storing a file search table 131; and a controller 14 for controlling signal transmission and reception of the interface 11, the first memory block 12 and the second memory block 13.
コンテンツの検索要求が入力可能なインターフェース１１と、ファイル１２１と、ファイルが含むコンテンツに対応する転置ファイル１２２とを格納する第１のメモリブロック１２と、ファイル検索テーブル１３１を格納する第２のメモリブロック１３と、インターフェース１１と第１のメモリブロック１２と第２のメモリブロック１３の信号送受信を制御するコントローラ１４とを備える。 - 特許庁 - The semiconductor integrated circuit tester capable of simultaneously measuring a plurality of semiconductor integrated circuits comprises a constitutional memory 26 for storing number of the semiconductor integrated circuits capable of being simultaneously measured, an arithmetic memory 24 for storing a test result, and a controller 20 for changing a size of a memory area of the memory 24 in response to the number of the integrated circuits.
同時に複数の半導体集積回路を測定可能な半導体集積回路試験装置であって、同時測定可能な半導体集積回路数を記憶する構成記憶装置２６と、試験結果を記憶する演算記憶装置２４と、半導体集積回路数に応じて演算記憶装置２４の記憶領域の大きさを変化させる制御部２０とを備える。 - 特許庁 - The purpose is attained by using the buffer memory controller which detects a voice data interactive signal to stop writing to a buffer memory 15, generates a reference time timing signal on the basis thereof, stores a write address to the buffer memory 15 in this case, and controls reading from the buffer memory 15 from the same address as the write address.
バッファメモリ１５に対する書き込み動作を停止する音声データインアクティブ信号の検出し、これに基づいて基準時刻タイミング信号を生成し、このときのバッファメモリ１５に対する書き込みアドレス値を記憶し、この書き込みアドレス値と同じアドレス値から、前記バッファメモリ１５に対する読み出し動作を開始するように制御するバッファメモリ制御装置を以ってして課題の解決に当たる。 - 特許庁 - This electronic controller mounted with a nonvolatile memory which is incorporated with a power-on reset circuit having a write inhibition function when supplying power is provided with a power on/off circuit for the nonvolatile memory turning on/off power supplied to the nonvolatile memory according to supply voltage supplied to the nonvolatile memory.
電気的にデータの消去及び書き込み可能で、かつ電源投入時の書き込み禁止機能を有するパワーオンリセット回路が内蔵されている不揮発性メモリを実装した電子制御装置において、不揮発性メモリに供給される供給電圧に応じて不揮発性メモリに供給する通電をオン／オフする不揮発性メモリ用電源オン／オフ回路を設けたことを特徴とする。 - 特許庁 - A memory controller 2 accessing the plurality of writable nonvolatile memories 3-1 to 3-16 in parallel narrows writing data from the buffer memory 18-1 into the specified nonvolatile memory 3-A to the write data not yet written using only the specified nonvolatile memory 3-A as a written-in object when the power source is interrupted, thus suppressing power consumption at writing.
複数の書き込み可能な不揮発性メモリデバイス（３−１〜３−１６）を並列にアクセスするメモリコントローラ（２）が、電源遮断時に、特定の不揮発性メモリデバイス（３−Ａ）のみを書き込み対象にし、バッファメモリ（１８−１）から、不揮発性メモリデバイス（３−Ａ）に書き込むデータを、書き込み済みでないライトデータに絞り込むことで、書き込み時に消費する電力を、抑えることが可能になる。 - 特許庁 - When a controller 20 is replaced with another one, a CPU 21 takes a plurality of initial parameters adapted for the type of container freezer device having the controller 20 mounted thereon from the memory 22 and then performs an initial setting under application of the plurality of initial parameters.
コントローラ２０が交換された際に、ＣＰＵ２１は当該コントローラ２０が設置されたコンテナ用冷凍装置の種類に適合する複数の初期パラメータをメモリ２２から取得し、その複数の初期パラメータを用いて初期設定を行う。 - 特許庁 - To store program and data to be hardly analyzed by ciphering the program and data to be changed in the program and data of an electronic controller, temporarily storing them in a memory, changing the ciphered program and data, and transmitting them to the electronic controller.
電子制御装置のプログラムやデータ中、変更を要するプログラムやデータを暗号化して一時メモリに格納し、この暗号化されたプログラムやデータを変更して電子制御装置２に送信することでプログラムやデータを解析困難に格納できる。 - 特許庁 - An image update detecting circuit part 123 detects a control command from a CPU 13 of a central arithmetic processing unit to a display controller 121 or write information from the display controller 121 to a display memory 122 to detect a display image being updated.
画像更新検出回路部１２３は、中央演算処理装置のＣＰＵ１３から表示コントローラ１２１への制御コマンド、または表示コントローラ１２１から表示メモリ１２２への書き込み情報を検出して、表示画像の更新を検出する。 - 特許庁 - A controller LSI 121 receives a command block including a command issued by a host device 110 to access the memory card 130 and time-out processing time information corresponding to the command by a command block receiving means 122 of the controller LSI 121.
コントローラＬＳＩ１２１は、ホスト装置１１０がメモリーカード１３０のアクセスのために発行するコマンドと当該コマンドに対応するタイムアウト処理時間情報とを含むコマンドブロックをコントローラＬＳＩ１２１のコマンドブロック受信手段１２２で受信する。 - 特許庁 - The lighting device 2 includes a lighting load 20, a lighting circuit 21 that turns on the lighting load 20, a wireless remote controller receiver 24 that receives the group information 5, a memory 25 that memorizes the group information 5, and a controller 26 that controls the lighting circuit 21.
照明装置２は、照明負荷２０と照明負荷２０を点灯させる点灯回路２１とグループ情報５を受信するリモコン受信部２４とグループ情報５を記憶する記憶部２５と点灯回路２１を制御する制御部２６とを備える。 - 特許庁 - The patient carries a wireless transmitter 5 sending an ID signal, and a plurality of wireless receivers 6, 6, ... are placed in respective different particular areas in a hospital, and a controller memory part 15 storing the ID signal and a received site are provided in the controller 4.
患者がＩＤ信号を発信する無線送信機５を携行し、病院内の夫々異なる特定エリアに複数の無線受信機６，６・・を設置し、制御機４にＩＤ信号と受信場所とを記憶した制御機記憶部１５を設けた。 - 特許庁 - The printer 10 comprises: a printer engine 11; an operation panel 12; an external I/F 13; a RAM 14; a ROM 15; and an ASIC 17 to which a CPU 16 is connected and which includes a signal generation circuit 171; an IO controller 172; a memory controller 173; and a measuring circuit 174.
印刷装置１０は、印刷エンジン１１，操作盤１２，外部Ｉ／Ｆ１３，ＲＡＭ１４，ＲＯＭ１５，及び、ＣＰＵ１６が接続されたＡＳＩＣ１７内に、信号生成回路１７１，ＩＯコントローラ１７２，メモリコントローラ１７３，及び、計測回路１７４を備える。 - 特許庁 - The buffer 11 for data of a DMA diagnostic part 1 holds addresses and the data inputted by a DMA controller part 2 through a system and the buffer 12 for the data holds the addresses and the data outputted by the DMA controller part 2 through a memory bus.
ＤＭＡ診断部１のデータ用バッファ１１はＤＭＡコントローラ部２が入力するアドレス及びデータをシステムバスを介して保持し、データ用バッファ１２はＤＭＡコントローラ部２が出力するアドレス及びデータをメモリバスを介して保持する。 - 特許庁 - The frame buffer controller 105, the memory address generator 107 and a display data controller 108 operate the attribute value of an image positioned on a display position by operation using the parameter to compose a display image plane, and output display data.
フレームバッファコントローラ１０５、メモリアドレスジェネレータ１０７および表示データコントローラ１０８は、前記パラメータを用いた演算により当該表示位置に位置する画像の属性値を演算して表示用画面を構成し、表示データを出力する。 - 特許庁 - When a molding condition preservation command is inputted from the controller 1, a holder 3a is prepared with a control number in a memory card 3, and the molding conditions 1a stored in the controller 1 is preserved in the holder.
射出成形機の制御装置１より成形条件保存指令が入力されると、メモリカード３に管理番号と共にフォルダ３ａを作成し、射出成形機の制御装置１に記憶する成形条件１ａを該フォルダに保存する。 - 特許庁 - When a PCI device connected to a memory that is a data exchange object is a device slower than the HDD controller in slave access, the HDD controller 1 performs control in the slave mode, with this CPI device A(3) being the bus master.
データのやり取りの対象となるメモリに接続されたＰＣＩデバイスがスレーブアクセスについてＨＤＤコントローラよりも遅いデバイスであった場合には、ＨＤＤコントローラ１はスレーブモードで制御し、そのＰＣＩデバイスＡ（３）がバスマスタとなる。 - 特許庁 - A system controller 11 outputs a reset signal to the XDR DRAM 13 according to the RST signal to be input from a memory controller 12 via a levels shifter 24 to reset the XDR DRAM 13 in first power application of a system.
システムコントローラ１１は、システムの初回の電源投入の際に、メモリコントローラ１２からレベルシフタ２４を介して入力されるＲＳＴ信号に応じて、ＸＤＲ ＤＲＡＭ１３に対してリセット信号を出力し、ＸＤＲ ＤＲＡＭ１３をリセットする。 - 特許庁 - A television receiver 1A and its remove controller 2A are respectively provided with recording medium use slots 25, 41, and program reservation data entered by the user by using the remote controller 2A are stored in an external memory 3 via the storage medium use slot 41.
テレビジョン受信機１Ａ及びそのリモートコントローラ２Ａに記憶媒体用スロット２５，４１をそれぞれ設け、リモートコントローラ２Ａにおいてユーザが入力した番組予約データを上記記憶媒体用スロット４１を介して外部メモリ３に記憶する。 - 特許庁 - The controller 12 deletes the originator number from the memory 131, resets a measured value of the timer 14, and becomes a detection standby state of the incoming when the measured value of the timer 14 is smaller than a predetermined value if the controller 12 is disconnected on the way.
制御部１２は着信が途中で途切れた場合、タイマ１４の計測値が所定の値より小さければ、発信者番号を着信メモリ１３１から削除した上で、タイマ１４の計測値をリセットし、着信の検出待ち状態となる。 - 特許庁 - Then, the controller connected to the control panel writes the operation of the machined designated from an operator through the control panel in its own shared memory, and informs the controller for controlling the machine designated from the operator of the designation of the operator.
そして、操作盤に接続された制御装置は、操作盤を介して操作者から指定されたマシンの動作を、自己の共有メモリに書き込むことにより、操作者から指定されたマシンを制御する制御装置に操作者の指定を伝える。 - 特許庁 - A current display position or current display area stored in the memory controller 5 is changed on the basis of an input from a remote controller or an operation part 12 such as a GUI and then the display position or display area can be changed.
メモリコントローラ５内に記憶されている現在の表示位置又は現在の表示領域を、例えば、リモコン又はＧＵＩなどの操作部１２からの入力に基づいて変更することにより、表示位置又は表示領域の変更することができる。 - 特許庁 - When a switching controller recognizes a switching request to switch to any reproducing terminal by an entry operation applied to an operation section by a user, the switching controller switches a state into the state of operating a succeeding reproducing terminal according to order information 710 stored in a memory.
操作部における利用者の入力操作にて、再生端末装置のいずれかに切り替える切替要求を認識すると、メモリに記憶する順番情報７１０に従って次の再生端末装置を動作させる状態に切り替える。 - 特許庁 - The one or more non-manufacturing adjustment gas correction algorithm parameters may be stored in the mass flow controller memory and subsequently used in at least one future mass flow controller operation involving the non-manufacturing adjustment gas.
１つまたは複数の非製造調整ガス補正アルゴリズムパラメータは、質量流量コントローラメモリに保存されてもよく、その後に非製造調整ガスを伴う少なくとも１つの将来の質量流量コントローラ動作において使用されてもよい。 - 特許庁 - Information processing controllers 11, 12, 13 and 14 in the information processing devices 1, 2, 3 and 4 are each composed by connecting, via a bus 29, a main processor 21, a sub-processor 23, a DMAC (direct memory access controller) 25 and a DC (disc controller) 27.
情報処理装置１，２，３および４内の情報処理コントローラ１１，１２，１３および１４は、それぞれメインプロセッサ２１、サブプロセッサ２３、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）２５およびＤＣ（ディスクコントローラ）２７を、バス２９を介して接続したものとする。 - 特許庁 - The setting CPU 71 makes the updated indoor unit having the updated indoor memory to which the remote controller unit number is not given take over the remote controller unit number and the air conditioning group of the previous indoor unit when confirming the updating of the indoor unit.
設定ＣＰＵ７１は、室内ユニットの１台がリモコンユニット番号未付与の更新室内メモリを有する更新室内ユニットに更新されたことを確認した場合に、前回の室内ユニットのリモコンユニット番号と空調グループとを引き継がせる。 - 特許庁 - The commands stored in the SDRAM command memory 141 are read out according to the variation information (control signal) on the addresses from the data path controller 12 and the SDRAM controller 14 controls the SDRAM 5, etc., according to the read commands.
ＳＤＲＡＭコマンドメモリ１４１に格納されるコマンドは、データパスコントローラ１２からのアドレスの変動情報（制御信号）に基づいて読み出され、ＳＤＲＡＭコントローラ１４は、この読み出されたコマンドに基づいてＳＤＲＡＭ５などの制御動作を行う。 - 特許庁 - The processor controller comprises; a memory access circuit for accessing a memory according to a predetermined access pattern to sequentially read data; a storage part for storing the data read by the memory access circuit which stores the data sequentially read by the memory access circuit from the memory until free space in the storage part disappears, and a processor for acquiring the data stored in the storage part.
演算処理装置は、予め定められたアクセスパターンに基づいて、メモリにアクセスして、データを順次読み出すメモリアクセス回路と、前記メモリアクセス回路が読み出したデータを格納するための格納部であって、当該格納部の空き容量が無くなるまで、前記メモリアクセス回路が前記メモリからデータを順次読み出し、この読み出したデータが格納される、格納部と、前記格納部に格納されているデータを取得する、プロセッサと、を備えて構成されている。 - 特許庁 - This storage device is provided with a flash memory chip 130, an IC card chip 150 capable of executing security processing (encryption or decoding or the like), and a controller chip 120 for controlling the reading/ writing of data for the flash memory chip and the IC card chip.
本発明は、フラッシュメモリチップ１３０と、セキュリティ処理（暗号化や復号化等）を実行可能なＩＣカードチップ１５０と、ホストからの要求に応じて、フラッシュメモリチップ及びＩＣカードチップへのデータの読み書きを制御するコントローラチップ１２０とを備える。 - 特許庁 - This device is provided with a FIFO controller for controlling the amount of stored data in the FIFO memory by controlling the write/read of the FIFO memory on the basis of the write signal of the CPU and the transmission clock of the transmission clock generator.
本装置は、ＣＰＵのライト信号、伝送クロック発生器の伝送クロックに基づいて、ＦＩＦＯメモリの書き込み、読み出しを制御し、ＦＩＦＯメモリの格納データ量を調整するＦＩＦＯ制御器を設けたことを特徴とする装置である。 - 特許庁 - The memory controller combines the data of a plurality of the matched filters stored in the second memory, and switches data according to the output of the pass detector as to whether the data should be read as single and continuous data or as individual and independent data.
メモリ制御部は，第２のメモリに格納された複数のマッチドフィルタのデータを結合して単一の連続したデータとして読み出すか個別の独立したデータとして読み出すかパス検出部の出力に応じて切り替えるよう構成する。 - 特許庁 - When a vision-impaired person handles the switch S1, the controller 6 controls the memory based on a signal input from the switch S1, and a speaker 14 of a voice output part 4 outputs the voice information stored in the memory cell 3.
視覚障害者が上記スイッチＳ１を操作したとき、該スイッチＳ１からの入力信号に基づいて制御部６が上記メモリを制御し、上記メモリセル３ａに記憶された音声情報を音声出力部４のスピーカー１４から出力させる。 - 特許庁 - To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.
キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁 - This system has the revolver 23 which has a plurality of mounting sections to be mounted with the objective lenses 22 and a memory means (a non-volatile memory in a controller 12), which is capable of storing the lens information relating to each of the objective lenses more than the number of the mounting sections.
対物レンズ２２が取り付けられる取付部を複数有するレボルバ２３と、取付部の数より多くの対物レンズ各々に関わるレンズ情報を記憶可能な記憶手段(コントローラ１２内の不揮発性メモリ)とを備えている。 - 特許庁 - To attach a nonvolatile memory that conforms to T13 to a storage medium controller for controlling data read/write between a host and a storage medium through a volatile memory without causing an increase in the number of pins and an increase in size.
揮発性メモリを介してホストと記憶媒体との間でのデータのリード／ライトを制御する記憶媒体コントローラに対し、Ｔ１３に準拠する不揮発性メモリを、ピン数の増加やサイズの増大を伴うことなく、付設することを課題とする。 - 特許庁 - This memory control circuit comprises a controller 1A for controlling a RAM 13 of power source voltage 2.5 V standard (SSTL 2 standard) and a nonvolatile memory 14 of power supply voltage 3.3 V standard (LVTTL standard) through a control bus 10 and data buses 11 and 12.
メモリ制御回路は、電源電圧２．５Ｖ規格（ＳＳＴＬ２規格）のＲＡＭ１３と、電源電圧３．３Ｖ規格（ＬＶＴＴＬ規格）の不揮発性メモリ１４とを、制御バス１０およびデータ・バス１１，１２を介して制御するコントローラ１Ａを有する。 - 特許庁 - An electronic album apparatus 1 comprises a memory card drive for reading data recorded on a memory card 4, a hard disk drive, an image output unit for converting still image data to video signals and outputting them on an image display, and a controller.
電子式アルバム装置１は、メモリカード４に記録されているデータを読み出すメモリカードドライブと、ハードディスクドライブと、静止画像データを映像信号に変換して映像表示装置に出力する映像出力部と、制御部とを備えている。 - 特許庁 - The count value is compared with a threshold set in a packet counter (S206) and when the count value exceeds the threshold (S206:YES), counting the number of times of responding is stopped (S207), and a memory controller sets the operating mode of the memory to a self-refresh mode (S208).
このカウント値とパケットカウンタに設定された閾値とを比較し（Ｓ２０６）、カウント値が閾値を超過しているとき（Ｓ２０６、ＹＥＳ）、応答回数の計測を中止し（Ｓ２０７）、メモリコントローラがメモリの動作モードをセルフリフレッシュモードに設定する（Ｓ２０８）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
