「memory controller」を含む例文一覧(4966)
＜前へ 1 2 .... 57 58 59 60 61 62 63 64 65 .... 99 100 次へ＞- A memory section 92 of the transfer unit controller 26 previously stores an application time required for applying a resist liquid and a transfer time required for transferring the wafer.
搬送装置制御装置２６の記憶部９２では、レジスト膜塗布に要する塗布時間とウエハＷの搬送に要する移動時間とが予め記憶されている。 - 特許庁 - A display controller 211 in a programmable display unit 2 (operation display device) reads internal screen data 231 and external screen data 232 stored in a screen memory 23.
プログラマブル表示器２（操作表示装置）における表示制御部２１１は、画面メモリ２３に格納された内部画面データ２３１と外部画面データ２３２とを読み出す。 - 特許庁 - A microcomputer 13 designates an area for displaying the picture signals stored in the memory 11 on a screen according to the operation of a controller 15 by a user.
マイクロコンピュータ１３は、使用者のコントローラ１５の操作に応じて、メモリ１１に記憶されている記憶映像信号によって表示させる画面上の領域を指定する。 - 特許庁 - The controller 20 has a memory 27 for storing data to be read and written from/in the storage device 51 and control information about data reading and writing from/in the storage device 51.
コントローラ２０は、ストレージデバイス５１に読み書きされるデータとストレージデバイス５１へのデータの読み書きに関する制御情報とを格納するメモリ２７を有する。 - 特許庁 - The design supporter 32 directs the controller 21, to store the results of design of drawing out of drop cables as the contract information of the customer in the contract information memory 22.
設計支援部３２は、制御部２１に対して、ドロップケーブル引出設計結果を契約情報メモリ２２に顧客の契約情報として格納するように指示する。 - 特許庁 - The controller 100 of this fuel cell power generation device 12 memorizes the variation pattern of a set value according to the consumption power of the external loads 26 in a memory 106.
燃料電池発電装置１２のコントローラ１００は、メモリ１０６に外部負荷２６の消費電力の変化に応じた設定値の変化パターンを記憶している。 - 特許庁 - To synchronize two or more signal strings and two or more pieces of image frame data by simple configuration while suppressing cost increase in a memory controller and an image processor.
メモリ制御装置および画像処理装置において、コストの上昇を抑えつつ、２つ以上の信号列や画像フレームデータを簡単な構成によって同期させる。 - 特許庁 - Furthermore, vertical and horizontal synchronizing signals are supplied to the controller 12 and the picture information written in the memory 13 is read out according to these synchronizing signals.
またメモリコントローラ１２には垂直及び水平同期信号が供給され、この同期信号に従ってメモリ１３に書き込まれた画像情報が読み出される。 - 特許庁 - Further, the information providing system is provided with a corresponding memory controller for reloading the corresponding relation of the logical concept and the physical concept stored in the portable equipment 102.
情報提供システムは、さらに、携帯装置１０２に記憶された、論理概念と物理概念との対応関係を書換えるための対応記憶制御装置（図示せず）を含む。 - 特許庁 - When deciding that the corresponding block is defective, the flash memory controller reads the boot program stored in the next block (steps S106, S103), and decides whether or not the corresponding block is defective again.
また、不良ブロックと判定した場合は、次のブロックに記憶されたブートプログラムを読み出して（ステップＳ１０６，Ｓ１０３）、不良ブロックの判定を再度行う。 - 特許庁 - A computer system has a computer that includes a plurality of CPU sockets including one or more CPU cores, a memory controller, memories connected under the respective plurality of CPU sockets, the plurality of CPU sockets being connected to each other.
コンピュータシステムは、１個または複数のＣＰＵコア、メモリコントローラ、メモリ、及びクロスバスイッチを備えたＣＰＵソケットを複数接続して構成されるコンピュータを有する。 - 特許庁 - To provide a bus-protocol converting device having a burst transfer function, which prevents data transfer performance from being deteriorated when a command is executed by an external memory controller managed by an LBA.
バースト転送を有するバスプロトコル変換装置において、ＬＢＡで管理された外部メモリ制御装置のコマンド実行によるデータ転送の性能低下をなくす。 - 特許庁 - A controller board 20 provided in an image forming apparatus 1 includes a dip switch 5 that is an operating setup means, and a nonvolatile memory 6 for storing the setup of the dip switch beforehand.
画像形成装置１に設けられたコントローラボード２０に、動作設定手段であるディップスイッチ５と、その設定を予め記憶する不揮発メモリ６を設ける。 - 特許庁 - Data of a collection device 231 and an ID number of a device 232 for ID are sequentially copied and stored into a device 233 for memory of the programmable controller 200.
プログラマブルコントローラ２００のメモリ用デバイス２３３に収集デバイス２３１のデータおよびＩＤ用デバイス２３２のＩＤ番号が順次コピーされて格納される。 - 特許庁 - Diagnostic data from an OS/memory 2 is inputted to the write transfer side of the data transfer system 3-1 of a channel controller 12-1 through IOP 11 and a bus 100.
ＯＳ／メモリ２からの診断データはＩＯＰ１１及びバス１００を介してチャネル制御装置１２−１のデータ転送系３−１のライト転送側に入力される。 - 特許庁 - When one 3D image is selected, the image data are combined with through image data by a memory controller 76 and displayed at a central part of the through image in a prescribed size.
１個の３Ｄ画像を選択すると、この画像データがメモリコントローラ７６によってスルー画データと合成され、スルー画の中央部に所定の大きさで表示される。 - 特許庁 - A controller 121 copies the low-order hierarchy logical tables 141-143/all or a part of the low-order hierarchy physical tables 144-146 in the memory 122 to conduct a virtual volume management.
コントローラ１２１は、下位層論理テーブル１４１〜１４３／下位層物理テーブル１４４〜１４６の一部／全部をメモリ１２２にコピーして仮想ボリュームの管理を行う。 - 特許庁 - The signal group exchange between a host port interface unit and the memory unit is executed by direct transfer, and the DMA controller prevents collision of the signal group transfer.
ホスト・ポート・インターフェース・ユニットとメモリ・ユニットとの信号群交換は直接転送によって行われ、ＤＭＡコントローラは、信号群転送が衝突するのを防止する。 - 特許庁 - When a received command is a write instruction, the read/write controller 206 acquires access control information from the fourth address from the leading of a memory array 201.
リードライトコントローラ２０６は、受信したコマンドが書き込み命令である場合には、メモリアレイ２０１の先頭から４番目のアドレスからアクセス制御情報を取得する。 - 特許庁 - Thereafter, the gain controller 23 reads out the estimated value and the gain value from the memory 24 to suppress a sound signal with a gain value corresponding to an estimated value inputted from the calculator 5.
その後、ゲイン制御部２３は、記憶部２４から推定値およびゲイン値を読み出し、演算部５から入力される推定値に応じたゲイン値で音声信号を抑制する。 - 特許庁 - To provide a controller system in which the online editor of PLC which can execute a program in a module unit is accelerated and memory use efficiency is enhanced.
モジュール単位でのプログラム実行が可能なＰＬＣのオンラインエディットの高速化とメモリ使用効率の向上を図ることができるコントローラシステムを提供すること - 特許庁 - To provide a DMA controller for smoothly executing data transfer between a module group or memory connected to a bus and a module group connected to a network.
バスに接続されたモジュール群やメモリと、ネットワークに接続されたモジュール群との間のデータ転送を円滑に行うことが可能となるＤＭＡコントローラを提供する。 - 特許庁 - To prevent a halt of a CPU in a cache controller for controlling data writing from a plurality of channel adapters to a cache memory, and reduce a processing load on the CPU.
複数のチャネルアダプタからキャッシュメモリへのデータの書き込みを制御するキャッシュコントローラ内のＣＰＵの停止を防止するとともに、このＣＰＵの処理負荷を低減すること。 - 特許庁 - To provide a cache controller that reduces memory fetch latency and guarantees the order of a fetch and a write instruction to the same address.
メモリフェッチのレイテンシを短縮することができるとともに、同一アドレスに対するフェッチと書き込み命令との順序を保障するキャッシュ制御装置を提供する。 - 特許庁 - The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.
該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁 - Since the flash memory 107 originally includes a circuit such as a state machine 106 for command receipt or a controller 109, the effect can be obtained without drastical change.
また、フラッシュメモリ１０７は、コマンド受付の為のステートマシン１０６やコントローラ１０９のような回路をもともと具備しており、大きな変更なくして前述の効果が得られる。 - 特許庁 - To provide a memory access controller which can skillfully rearrange access memories without lowering access efficiency, even if access requests are generated at a time.
アクセスリクエストが重複して発生してもアクセス効率を低下させることなく、複数のアクセスリクエストを巧みに整理することができるメモリアクセス制御装置を提供する。 - 特許庁 - To provide a memory controller for surely preventing the generation of any bit error due to read disturb, and a non-volatile storage device using the same, and a non-volatile storage system.
リードディスターブによるビット誤りの発生を確実に防ぐことができるメモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システムを提供する。 - 特許庁 - A controller is also provided, capable of establishing the selection of a virtually aligned set of arrays (302, 312, and 322) and a virtually aligned set of memory cells (300).
コントローラもまた提供され、アレイ(302,312,322)の仮想的に位置合わせされたセットと、メモリセル(300)の仮想的に位置合わせされたセットとの選択を確立することを可能にする。 - 特許庁 - The memory controller 700 is connected to a first control CPU 501, a ROM 502, and a RAM 710 and includes a copying means, a control means, and a self-check means.
メモリ制御装置７００は、第１の制御ＣＰＵ５０１と、ＲＯＭ５０２と、ＲＡＭ７１０とに接続され、コピー手段と、制御手段と、セルフチェック手段とを備える。 - 特許庁 - A controller 10 stores Bayer data obtained by a temporary imaging into an image memory 21, when temporary imaging is performed while a stroboscopic device 29 is not charged completely.
制御部１０は、ストロボ装置２９の充電が完了していない場合に仮撮影が実行されると、仮撮影により得られたベイヤデータを画像メモリ２１に記憶させる。 - 特許庁 - A track jump to the head position of each piece of music is enabled by storing the acquired TOC information in a memory such as a system controller built-in RAM, and by referring to it during reproduction.
取得したＴＯＣ情報をシステムコントローラ内蔵ＲＡＭ等のメモリに格納し、再生中に参照することで各曲先頭位置へのトラックジャンプが可能である。 - 特許庁 - A set value for judging whether the steering angle of the drive wheel 14 is suitable for the movement in right and left directions is stored in a memory 26a of the controller 26.
コントローラ２６のメモリ２６ａには、ドライブホイール１４の舵角が左右方向への移動に適した状態にあるか否かを判断するための設定値が記憶されている。 - 特許庁 - These two-dimensional picture image data and three-dimensional picture image data are depicted in a video memory 40 through the use of a picture image controller 44, and displayed on the scope of a display 42 at the same time.
これら二次元画像データと三次元的画像データとが、画像制御器４４を介してビデオメモリ４０に描画され、表示器４２の画面上に併画される。 - 特許庁 - A controller 46 for controlling the carrier supplying unit 27 counts interruption due to failures in the image-forming processing, and stores the frequency of interruption in a nonvolatile flash memory 73.
キャリア補給ユニット２７を制御するコントローラ４６は、画像形成処理の異状中断をカウントし、異状中断回数を不揮発性のフラッシュメモリ７３に格納する。 - 特許庁 - For example, the 2nd controller 52 references a head address 'bmpchar1' denoted by a font number 1 of an English bmp font, for example, and reads bmp font data denoted by this head address from a flush memory 53.
例えば、英語のｂｍｐフォントであってフォント番号１が示す先頭アドレス「bmpchar1」を参照し、この先頭アドレスが示すｂｍｐフォントデータをフラッシュメモリ５３から読み出す。 - 特許庁 - Then, a control section reads control data from the nonvolatile memory 36 at a timing which is different from the timing for the main controller 30 to control the LSU35 through an image reading section 32.
そして、制御部は、画像読取部３２を介してメインコントローラ３０がＬＳＵ３５を制御するタイミングと異なるタイミングで不揮発性メモリ３６から制御データを読み出す。 - 特許庁 - To use a control board in a long life cycle without deteriorating functions or spec by enabling an NAND type flash memory controller to correspond to various NAND type flash memories.
ＮＡＮＤ型フラッシュメモリコントローラを種々のＮＡＮＤ型フラッシュメモリに対応可能とし、機能やスペックを落とさずに制御基板を長いライフサイクルで使えるようにする。 - 特許庁 - The base unit includes a memory device, a controller and a display unit, which are able to display relevant data information to the user in accordance with the sensed index information.
ベースユニットはメモリ装置とコントローラとディスプレイユニットとを含み、それらは感知されたインデックス情報に従ってユーザに関連データ情報を表示することができる。 - 特許庁 - The memory controller, then, generates a second ECC52 for the corrected data by utilizing a second error correction algorithm with a higher error correction performance than that of the first error correction algorithm.
その後、メモリコントローラは、第１のエラー訂正アルゴリズムよりも訂正能力の高い第２のエラー訂正アルゴリズムを利用し、訂正したデータに対する第２ＥＣＣ５２を生成する。 - 特許庁 - Thereafter, when a LOAD command is issued from a remote controller 3, etc., the CPU 11 adjusts the lens 15 and the lamp 14, using the initial adjustment values recorded in the recording memory 19.
その後、リモートコントローラ３等からLOADコマンドが発行された場合、CPU１１は、記録メモリ１９に記録された初期調整値を利用して、レンズ１５やランプ１４の調整を行う。 - 特許庁 - If the necessary table entries is small in number, a table memory controller stops power or clock supply to some of the plurality of table memories to save on power consumption.
必要なテーブルエントリ数が少ないときは、テーブルメモリ制御部が、複数のテーブルメモリの一部の電源又はクロックの供給を停止し、消費電力を削減する。 - 特許庁 - When the difference in correction values for each color information in the block areas is larger than a threshold, the controller corrects the correction value calculated by the calculation part and then stores it in the memory.
コントローラは、各ブロック領域における色情報毎の補正値の差が閾値よりも大きいときには、算出部が算出した補正値を補正してからメモリに記憶する。 - 特許庁 - To provide an image processing apparatus and method, capable of controlling a plurality of image memories with one memory access controller, and minimizing the scale of an interface.
１つのメモリアクセスコントローラで複数のイメージメモリを制御し、且つインターフェースを最小限とすることができる画像処理装置および画像処理方法を提供する。 - 特許庁 - To provide a controller improved in memory access latency, compared with conventional methods, when confidential information subjected to obfuscation processing in a predetermined unit is accessed.
所定の単位ごとに難読化処理が施された機密情報にアクセスする際に、従来の方式に比してメモリアクセスのレイテンシを改善できるコントローラを提供する。 - 特許庁 - The intermediate accessory has a communication controller 41 configured to perform communication with the camera body and the camera accessory, and a memory 45 configured to store the data received from the camera accessory therein.
中間アクセサリは、カメラ本体およびカメラアクセサリとの通信を行う通信コントローラ４１と、カメラアクセサリから受信したデータを記憶するメモリ４５とを有する。 - 特許庁 - A data arithmetic operation unit provided in a controller of the image reading apparatus calculates an average value Ave1 of all pixels of dark output correction data already stored in a memory.
画像読取装置のコントローラに設けられたデータ演算部は、メモリに既に格納されている暗出力補正データの全画素の平均値Ａｖｅ１を算出する。 - 特許庁 - When the navigation system 3 generates the route guide information, the display controller 9 reads out an image data corresponding thereto from the image memory 5, to be output to the liquid crystal panel 7.
ナビゲーションシステム３が経路案内情報を発生させると、表示コントローラ９はそれに対応した画像データを画像メモリ５から読み出し、液晶パネル７に出力する。 - 特許庁 - To provide an error detection/correction circuit capable of efficient error correction, a semiconductor memory controller provided therewith, and an error correction method.
効率の良い誤り訂正が可能な誤り検出訂正回路、前記誤り検出訂正回路を有する半導体メモリコントローラ、および誤り訂正方法を提供する。 - 特許庁 - This controller circuit used for transmitting data to a programmable memory of the electronic device can be separated from a general operation processing circuit controlling general operation of the electronic device.
電子装置のプログラマブルメモリにデータを伝送するのに使われるコントローラ回路は、前記電子装置の一般的な動作を制御する一般動作処理回路から分離されうる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
