「memory effect」を含む例文一覧(803)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞
  • SEMICONDUCTOR DEVICE WITH NONVOLATILE MEMORY CELL AND FIELD EFFECT TRANSISTOR AND MANUFACTURE THEREOF
    不揮発性メモリセルと電界効果トランジスタとを備えた半導体装置およびその製造方法 - 特許庁
  • To reduce the GIDL current in a field effect transistor constituting a memory cell of an SRAM.
    ＳＲＡＭのメモリセルを構成する電界効果トランジスタにおけるＧＩＤＬ電流を低減する。 - 特許庁
  • MAGNETORESISTIVE EFFECT ELEMENT, MAGNETIC MEMORY DEVICE, AND METHOD OF MANUFACTURING THEM
    磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 - 特許庁
  • To detect a generation of a memory effect more accurately, while making a secondary cell operate as usual.
    ２次電池に対して通常動作をさせながら、メモリ効果の発生をより正確に検出する。 - 特許庁
  • Since the magnetic shield layer is arranged in the vicinity of the memory elements, a high magnetic shield effect can be obtained.
    磁気シールド層がメモリ素子の近くに配置されるため、高い磁気シールド効果が得られる。 - 特許庁
  • MFS FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR, FERROELECTRIC MEMORY, AND SEMICONDUCTOR DEVICE
    ＭＦＳ型電界効果トランジスタおよびその製造方法、強誘電体メモリならびに半導体装置 - 特許庁
  • MAGNETORESISTANCE EFFECT ELEMENT, SUBSTRATE, WAFER, HEAD GIMBAL ASSEMBLY, HARD DISC DEVICE, MAGNETIC MEMORY DEVICE AND MAGNETIC SENSOR ASSEMBLY
    磁気抵抗効果素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、磁気メモリ素子、および磁気センサアセンブリ - 特許庁
  • The memory effect reduction circuit 14 is constituted of a circulator 15, and a variable phase shifter 16.
    メモリエフェクト低減回路１４は、サーキュレータ１５および可変位相器１６により構成される。 - 特許庁
  • To provide a magnetoresistive effect film of very small size less than submicron size, specially, a magnetoresistive effect film of minimum processing size and further a memory element using the magnetoresistive effect film.
    サブミクロンサイズ以下の微小サイズの磁気抵抗効果膜、特に最小加工寸法の磁気抵抗効果膜を提供し、さらにこの磁気抵抗効果膜を用いたメモリ素子を提供する。 - 特許庁
  • To properly read and write a data signal from/in remaining memory cells when a defective memory cell causing a short circuit exists across a row line and a column line, in an integrated memory provided with memory cells having a magnetic resistance memory effect.
    磁気抵抗メモリ効果をもつメモリセルを備えた集積メモリにおいて、行ラインと列ラインとの間で短絡を引き起こす欠陥メモリセルが存在するときに、残りのメモリセルにおけるデータ信号の適正な読み書きを十分可能にする。 - 特許庁
  • Since this effect is enhanced in proportion to the number of the circuit blocks sharing the memory block 10, the effect is enhanced as the system size increases.
    この効果はメモリブロック１０を共有する回路ブロックの数に比例して大きくなるので、システム規模が大きくなるほどその効果は大きい。 - 特許庁
  • FERROELECTRIC GATE ORGANIC FIELD EFFECT TRANSISTOR, MEMORY ELEMENT USING THE SAME, AND METHOD OF MANUFACTURING THE FERROELECTRIC GATE ORGANIC FIELD EFFECT TRANSISTOR
    強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法 - 特許庁
  • To make it more reliable to read from a memory cell of an integrated memory provided with a memory cell MC having a magneto resistance memory effect inserted between column lines BL0-BLn and row lines WL0-WLm.
    列線路ＢＬ０〜ＢＬｎと行線路ＷＬ０〜ＷＬｍとの間に介挿されている、磁気抵抗メモリ効果を有するメモリセルＭＣを備えた集積メモリを、メモリセルから一層確実な読み出しが行われるようにする。 - 特許庁
  • This application method of the shape memory permanent constitutes its characteristic feature capable of reducing time of application and hair damage by simultaneously applying oxidative effect and a heating effect on hair softened by a reduction effect and capable of easily applying the shape memory permanent.
    還元作用によって軟化した毛髪への酸化作用と加熱効果を同時に施術することによって施術時間短縮と加熱による毛髪損傷を軽減でき、手軽に形状記憶パーマを施術できる方法を特徴とする。 - 特許庁
  • Consequently, the influence of an proximity effect is absorbed in this portion, and the influence of the proximity effect does not attain to a memory element in a memory cell array area B as is the case with a DRAM adopting a conventional half cell.
    従って、この部分で近接効果の影響が吸収され、従来のハーフセルを採用したＤＲＡＭと同様に、メモリセルアレイ領域Ａ内の記憶素子には近接効果の影響は及ばない。 - 特許庁
  • On the other hand, when freezing and expansion state of liquid are dissolved, the shape memory alloy piping part 70 is restored approximately to a shape before freezing based on a shape memory effect or a superelastic effect.
    他方、液体の凍結・膨張状態が解消された場合は、形状記憶合金配管部７０を形状記憶効果又は超弾性効果に基づいて凍結前の形状にほぼ復帰させる。 - 特許庁
  • To improve the effect of a cache memory by storing the command and the data needing high-speed access in the cache memory in advance, and controlling the replacement operation in the cache memory by CPU access thereafter.
    高速アクセスを必要とする命令やデータを予めキャッシュメモリ内に格納し、その後のＣＰＵアクセスによるキャッシュメモリ内の置換動作を制御し、キャッシュメモリの効果をあげる。 - 特許庁
  • This apparatus is a ferroelectric memory apparatus having a memory cell, the memory cell consists of electric field effect type transistors formed on a silicon-on-insulator substrate having a buried oxide film layer.
    この発明は、メモリセルを有する強誘電体メモリ装置であり、そのメモリセルは、埋め込み酸化膜層を有するシリコン・オン・インシュレータ基板に形成された電界効果型トランジスタからなる。 - 特許庁
  • To provide a memory management method of a mobile terminal which can actively organize a memory and minimize an adverse effect on main functions of the mobile terminal in the memory organization.
    能動的にメモリ整理を実行でき、さらに、メモリ整理を行うとき、携帯端末機の主要機能に及ぼす影響が最小化できる携帯端末機のメモリ管理方法を提供する。 - 特許庁
  • The cluster includes a first magneto-resistance effect element MTJ1 as a magnetic oscillation element, and a second magneto-resistance effect element MTJ2 as a memory cell.
    本発明の例に係わるクラスターは、磁性発振素子としての第一磁気抵抗効果素子MTJ１と、メモリセルとしての第二磁気抵抗効果素子MTJ２とを備える。 - 特許庁
  • The semiconductor device includes a plurality of field effect transistors provided on an insulating layer, and a plurality of memory elements provided on a plurality of field effect transistors.
    絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子とを有する。 - 特許庁
  • To provide a game device, an effect generating method, and an information memory medium having factors of unexpectability and contingency when generating a new effect.
    新たな効果を生成する際に意外性、偶然性の要素を持たせることができるゲーム装置、効果生成方法および情報記憶媒体を提供すること。 - 特許庁
  • To provide a distortion compensation circuit and a transmission apparatus capable of realizing a predistorsion effective for a power amplifier having a memory effect.
    メモリ効果を有する電力増幅器に対する有効なプレディストーションを実現可能とする。 - 特許庁
  • To prevent a generation of a charging memory effect in a battery which is charged and discharged based on SOC.
    ＳＯＣに基づいて充放電を実施するバッテリに、充電メモリー効果が発生することを防止する。 - 特許庁
  • To compensate for memory effect distortion component of a power amplifier by adding minimum circuitry and computational complexity.
    電力増幅器のメモリ効果歪成分を、最小限の回路及び演算量の追加で補償すること。 - 特許庁
  • QUANTUM DOT FIELD EFFECT TRANSISTOR, MEMORY ELEMENT AND OPTICAL SENSOR USING SAME, AND INTEGRATED CIRCUIT USING THEM
    量子ドット電界効果トランジスタ、それを用いたメモリ素子及び光センサ及びそれらの集積回路 - 特許庁
  • To provide an apparatus for analyzing a very small amount of gas which enables to perform accurate detecting by removing memory effect.
    メモリ効果を除去して精度良い検出を可能にした極微量ガス分析装置を提供する。 - 特許庁
  • To provide a nonvolatile semiconductor device improving a parasitic gate effect between adjacent memory cells.
    隣接するメモリセル間の寄生ゲート効果の改善が可能な不揮発性半導体装置を提供する。 - 特許庁
  • To provide a transmitter having a distortion compensation circuit reducing an influence by a memory effect.
    メモリ効果による影響を低減することができる歪補償回路を有する送信機を提供する。 - 特許庁
  • A tunnel magnetic resistance effect element including a ferrimagnetic material in a ferromagnetic recording layer is applied to a memory cell.
    強磁性記録層にフェリ磁性体を含むトンネル磁気抵抗効果素子をメモリセルに適用する。 - 特許庁
  • The memory cell comprises a spin-torque magnetization reversal layer and a tunnel magnetoresistance effect film on a C-MOSFET.
    C-MOSFET上にスピントルク磁化反転層とトンネル型磁気抵抗効果膜を備えることを特徴とする。 - 特許庁
  • To maximize performance in a nonvolatile memory device, and to overcome short channel effect and trap-assisted leakage current.
    不揮発性メモリ素子の性能を最大化し、短チャネル効果又はトラップによる漏れ電流を克服する。 - 特許庁
  • To provide a high speed and low power consumption nonvolatile memory using a resonance tunnel magnetoresistance effect element.
    共鳴トンネル磁気抵抗効果素子を用いた高速・低消費電力不揮発性メモリを提供する。 - 特許庁
  • To provide a magnetic random access memory which protects a magnetoresistance effect element against outgas from an inter-layer film and suppresses deterioration of the magnetic characteristics.
    層間膜のアウトガスから磁気抵抗効果素子を保護し、磁気特性の劣化を抑制する。 - 特許庁
  • The respective memory cells constituting a memory cell array is provided with MISFETs (Semiconductor Metal Semiconductor Field-Effect Transistors) Tr1 and MISFETs Tr2 having a common floating body 30.
    メモリセルアレイを構成する各メモリセルは、フローティングボディ３０を共通にするＭＩＳＦＥＴ Ｔｒ１とＭＩＳＦＥＴ Ｔｒ２とを備えている。 - 特許庁
  • To provide a phase change memory device for reducing the contact region of a phase change memory layer and an electrode and increasing integration effect, and to provide a method for manufacturing the same.
    相変化メモリ層と電極の接触領域を減少させ、集積効果を改善する相変化メモリ装置とその製造方法を提供する。 - 特許庁
  • To prolong the life of a ferroelectric memory by preventing a deterioration in the ferroelectric memory due to imprinting effect of a ferroelectric capacitor.
    強誘電体キャパシタのインプリント効果による強誘電体メモリの劣化を防止し、強誘電体メモリの寿命を向上させることを課題とする。 - 特許庁
  • To provide a semiconductor memory device in which occurrence of imprint effect is suppressed easily and surely, and and also to provide an access method for the semiconductor memory device.
    容易かつ確実にインプリント効果の発生を抑制することができる半導体記憶装置および半導体記憶装置のアクセス方法を提供すること。 - 特許庁
  • To provide a small-sized semiconductor memory device equipped with an FET (field effect transistor) type small memory element of cell size and capable of surely effecting read-out operation.
    セルサイズの小さなＦＥＴ型のメモリ素子を備え、かつ、読み出し動作を確実に行うことのできる小型の半導体記憶装置を提供することにある。 - 特許庁
  • To remarkably save waste of memory capacity in comparison with a conventional system and to expect the reduction effect of a memory equipment amount.
    従来方式に比べてメモリ容量の無駄を大幅に省略できるようにすると共に、メモリ設備量の削減効果を期待できるようにする。 - 特許庁
  • Increasing the program break has the effect of allocating memory to the process; decreasing the break deallocates memory.
    プログラム・ブレークを増やすということは、そのプロセスへのメモリを割り当てる効果があり、プログラム・ブレークを減らすということは、メモリを解放するということである。 - JM
  • The host system can then effect initialization of the flash memory subsystem, including formatting of the flash memory arrays, loading application programs, and the like, over the communications channel.
    次いで、ホストシステムは、フラッシュメモリアレイのフォーマット、アプリケーションプログラムのロードなどのフラッシュメモリサブシステムの初期化を通信チャネルを介して実施することができる。 - 特許庁
  • To provide a memory cell whose memory effect has been improved, having a transistor on a floating body region where its lower surface is isolated by non-flat surface bonding.
    非平面である接合によって下面が隔離されたフローティングボディ領域上にトランジスタを有するメモリ効果が改良されたメモリセルを提供する。 - 特許庁
  • The second memory includes a memory element and an insulated gate field effect transistor for controlling the holding of a charge in the memory element whose off-state current or leakage current is extremely low.
    そして、第２の記憶部が、記憶素子と、当該記憶素子における電荷の保持を制御するための、オフ電流またはリーク電流が極めて小さい絶縁ゲート電界効果型トランジスタとを有する。 - 特許庁
  • To provide a memory cell formed with an FET (Field-Effect Transistor) having a floating channel or a floating gate, and a memory array comprising a plurality of memory cells.
    浮動チャネルまたは浮動ゲートを持つＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（電界効果トランジスタ））により形成されたメモリセル、複数のメモリセルから成るメモリアレイの提供。 - 特許庁
  • To provide a charging system which is capable of coping with the decrease in charged capacity due to a memory effect of a secondary battery.
    二次電池のメモリー効果による充電容量減少に対応できる充電システムを提供する。 - 特許庁
  • METHOD OF MANUFACTURING TUNNEL MAGNETORESISTANCE EFFECT ELEMENT, METHOD OF MANUFACTURING THIN-FILM MAGNETIC HEAD, AND METHOD OF MANUFACTURING MEMORY ELEMENT
    トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法 - 特許庁
  • To suppress an increase in Yupin effect due to miniaturization of a memory cell, and suppress a decrease in a coupling rate.
    メモリセルの縮小化に伴うＹｕｐｉｎ効果の増大を抑制すると共に、カップリング比の低減も抑制する。 - 特許庁
  • To provide an adaptive digital pre-distortion system and method which correct a memory effect of a power amplifier.
    電力増幅器のメモリ効果を補正する適応型デジタルプリディストーションシステムおよび方法を提供すること。 - 特許庁
  • Also, the memory cell is provided with a body plate line 106 controlling a potential of a body 105 of the electric field effect type transistor.
    かつ、その電界効果型トランジスタのボディ１０５の電位を制御するボディプレート線１０６を備えている。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞

例文データの著作権について