「patterned layer」を含む例文一覧(1139)
＜前へ 1 2 .... 13 14 15 16 17 18 19 20 21 22 23 次へ＞- A process of manufacturing a semiconductor device that comprises a step of implementing plasma-etching 250 through a patterned hardmask layer 210 located over a semiconductor substrate 225, and forming a modified layer 210a on the hardmask layer 210; and a step of removing at least a substantial portion of the modified layer 210a by performing a post plasma clean process on the modified layer 210a.
半導体基板２２５の上に位置するパターニングされたハードマスク層２１０を通してプラズマエッチング２５０を行い、ハードマスク層２１０上に変性層２１０ａを形成する工程と、変性層２１０ａに対してポストプラズマ洗浄プロセスを行い変性層２１０ａの少なくとも実質的な部分を除去する工程とを備える、半導体装置を製造するプロセスを提供する。 - 特許庁 - In the method of cleaning the patterning device used for the lithographic projector, the patterning device includes the blank layer and the patterned layers of the opaque material existing on the surface of the blank layer and the PFPE liquid covering the surface is applied on the surface of the blank layer in order to form the PFPE liquid layer and at least a portion of the PFPE liquid layer is removed.
フォトリソグラフィ投影装置に使用するパターニング・デバイスのクリーニング方法、素材層と、素材層の表面上にある不透明材料のパターン状層とを含むパターニング・デバイス、ＰＦＰＥ液層を形成するため、ＰＦＰＥ液の表面に表面を覆うＰＦＰＥ液体を塗布することと、ＰＦＰＥ液層の少なくとも一部を除去することとを含む方法。 - 特許庁 - The method for manufacturing the pellicle patterned layer comprises the steps of providing a substrate having a plurality of partition walls and separately forming a plurality of accommodation spaces between the adjacent partition walls, discharging ink containing a high-boiling point solvent in the plurality of accommodation spaces using at least two nozzles, and solidifying the ink to form the pellicle patterned layer.
本発明の薄膜パターン層の製造方法は、複数の隔壁を有し、隣接する前記隔壁との間に別々に複数の収容空間が形成されている基板を提供する工程と、少なくとも二つのノズルを用いて、前記複数の収容空間内に高沸点溶剤の含むインクを吐出する工程と、前記インクを固化して、薄膜パターン層を形成する工程と、を含む。 - 特許庁 - To provide a method of forming a patterned retardation control functional layer by applying a photosensitive composition containing a polymerizable liquid crystal on a substrate, exposing the composition through a mask, developing an uncured portion of the photosensitive composition coating layer with an organic solvent and rinsing, wherein no residue of the photosensitive composition is produced on the substrate and an optimally patterned retardation control functional layer can be formed.
重合性液晶を含む感光性組成物を基材に塗布した後、マスクを用いて露光し、感光性組成物塗布層の未硬化部分を有機溶媒で現像し、リンスしてパターン化された位相差制御機能層を形成する方法において、基材に上に感光性組成物の残渣を発生させることがなく、最適にパターン化された位相差制御機能層を形成することができるパターン化位相差制御機能層の形成方法を提供する。 - 特許庁 - A resin layer in which a space is prepared on a function region and a metal layer are laminated, wherein the metal layer is composed by separating an identical material into a portion forming a lid to cover the space and a portion forming an external terminal, the identical structure can be easily obtained by cutting a whole surface plating to a predetermined thickness after the whole surface plating on the patterned resin layer.
機能領域上に空間を設けた樹脂層と、金属層を積層し、金属層は、空間を覆う蓋を形成する部分と、外部端子を形成する部分に同一の材料が分離されて成るもので、パターン化された樹脂層上に全面めっきした後、所定の厚みまで切削することで容易に同一構造が得られる。 - 特許庁 - A method of etching a chromium layer comprises the steps of providing a substrate having a chromium layer partially exposed from a patterned carbon hard mask into a processing chamber; providing a process gas containing chlorine and carbon monoxide into an etching chamber; maintaining plasma of the process gas; and etching the chromium layer through the hard mask layer.
クロム層をエッチングする方法は、パターン化された炭素ハードマスクから部分的に露出するクロム層を有する基板を処理チャンバ内に提供するステップと、塩素および一酸化炭素を含有するプロセスガスをエッチングチャンバの中に提供するステップと、プロセスガスのプラズマを維持するステップと、クロム層を炭素ハードマスク層を介してエッチングするステップとを含む。 - 特許庁 - In the method for manufacturing the TFT array substrate provided with at least a first conductive film, an insulation layer, a semiconductor layer, a second conductive film and a third conductive film (or a reflector film) on an insulation substrate, the second conductive film, the semiconductor layer and the insulation layer are patterned with one photoengraving step and the second conductive film is over-etched.
絶縁性基板上に少なくとも第１の導電膜、絶縁膜、半導体層、第２の導電膜および第３の導電膜（または反射膜）を有するＴＦＴアレイ基板の製造方法において、第２の導電膜、半導体層および絶縁膜を１回の写真製版工程でパターニングするとともに、第２の導電膜をオーバーエッチする。 - 特許庁 - The transparent conductive film 10 comprises the patterned transparent conductive layer 3 formed on the single face of a transparent film substrate 1, and a colored layer 5 provided on at least one of the transparent conductive layer 3 on the opposite side to the transparent film substrate 1 and the transparent film substrate 1 on the opposite side to the transparent conductive layer 3.
本発明の透明導電性フィルム(10)は、透明フィルム基材(1)の片面にパターン化された透明導電層(3)が形成されており、透明導電層(3)における透明フィルム基材(1)とは反対側、及び透明フィルム基材(1)における透明導電層(3)とは反対側の少なくとも一方に設けられた着色層(5)を含む。 - 特許庁 - The transparent sheet with the infrared absorption pattern comprises a visible light transmitting substrate, and a visible light transparent infrared reflecting layer and an infrared absorption patterned layer formed on the visible light transmitting substrate.
可視光を透過する基材と、前記基材上に形成された可視光透明赤外線反射層およびパターン状の赤外線吸収層とからなることを特徴とする赤外線吸収パターン付透明シートにより上記課題を解決した。 - 特許庁 - Then, the single crystal silicon thin film 106 is patterned to form an island-like silicon layer 108, and is subjected to thermal oxidation processing in an oxidation atmosphere containing halogen element, thereby obtaining the island-like silicon layer 109 in which trap level and defect are removed.
次に単結晶シリコン薄膜１０６をパターニングして島状シリコン層１０８とした後、ハロゲン元素を含む酸化性雰囲気中で熱酸化処理を行うことで、トラップ準位や欠陥の除去された島状シリコン層１０９を得る。 - 特許庁 - The conductive route may include patterned holes formed in a dielectric passivation layer 202B, a conductive anti-reflection coating, or a layer of conductive material formed on the surface or the rear surface of the anti-reflection coating.
前記導電性経路は、例えば、誘電性パッシベーション層202B内のパターン形成された正孔か、導電性反射防止コーティングか、或いは反射防止コーティングの表面上か又は裏面上に形成された導電性材料の層を含むことができる。 - 特許庁 - The sealing sticker includes: a base sheet 2 which is made of a resin and one face of which is made rough; a patterned ink layer 3 provided on the rough face of the base sheet; and an adhesive layer 4 provided on the other face of the base sheet.
樹脂からなり一方の表面が粗面化された基材シート２、当該基材の粗面化された一方の面の上にパターニングされたインク層３を設け、さらに前記基材シートのもう一方の面に粘着層４を設け封印シールを得る。 - 特許庁 - To restrain an un-etched part from being left on a floating gate layer at the side of an element isolation insulating film when the floating gate layer is patterned so as to prevent a short circuit from occurring between gates, in a nonvolatile semiconductor memory equipped with memory cells and peripheral transistors having a laminated gate structure.
メモリセルと周辺トランジスタが積層ゲート構造を持つ不揮発性半導体メモリにおいて、浮遊ゲート層をパターンニングする際に素子分離用絶縁膜の側面での浮遊ゲート層のエッチング残りを抑え、ゲート同士のショートを防ぐ。 - 特許庁 - A cycloolefin laminate comprises a resin layer containing at least one of an acrylic resin, a urethane resin and an epoxy resin on a cycloolefin supporter, wherein a patterned metal part having a thickness of 1 μm or less which is subjected to blacking by a sulphide is formed on the resin layer.
シクロオレフィン支持体上に、アクリル樹脂、ウレタン樹脂、エポキシ樹脂の少なくとも一つを含有する樹脂層、および該樹脂層上に、硫化物により黒化処理された厚み１μｍ以下のパターニングされた金属部を有するシクロオレフィン積層体。 - 特許庁 - A bipolar transistor and a capacitive element are formed on the same semiconductor substrate 11 wherein a base region 20 formed of an epitaxial layer and the upper electrode 21 of the capacitive element are patterned from a vapor phase epitaxial growth layer formed simultaneously.
同一の半導体基板１１にバイポーラトランジスタ及び容量素子が形成され、エピタキシャル層で形成されたベース領域２０及び容量素子の上部電極２１が、同時に形成された気相成長層からパターニングされて形成されている。 - 特許庁 - The polymer film patterning method includes applying polymer ink onto the substrate after forming a resist layer patterned on the substrate, and then separating the resist layer to remove the applied polymer ink therefrom.
ポリマー膜のパターニング方法において、基板上にパターニングされたレジスト層を形成後に、前記基板上にポリマーインクを塗布し、その後、前記レジスト層を剥離することで前記塗布されたポリマーインクを併せて除去することを特徴とするポリマー膜のパターニング方法。 - 特許庁 - A supporting film 1 is provided, on one side thereof, with conductive elements 2 patterned to correspond with the frequency of an electromagnetic wave to be reflected and an adhesive layer 4 covering the conductive elements 2 and, on the other side thereof, with a gas barrier layer 3.
支持フィルム１の一方の面には、反射させようとする電磁波の周波数に対応した特定のパターンの導電性素子２とこの導電性素子２を覆うように粘着剤層４を設け、他方の面には、ガスバリア性層３を設ける。 - 特許庁 - The top surface of the substrate 10 including the inside of the contact hole 16 is covered with a metal layer 17 of aluminum etc., as shown in Fig. 1 (e) and the metal layer 17 is patterned to form cathodes 18 and wires 19 as shown in Fig. 1 (f).
図１（ｅ）に示すように、コンタクトホール１６内側を含む孔開き基板１０の表面をアルミニウム等の金属層１７で覆い、その金属層１７をパターニングして、図１（ｆ）に示すように陰極１８及び配線１９を形成する。 - 特許庁 - In the exposure system, the pattern of wafer-discrimination information is exposed to a resist layer formed on the wafer 1 for inscribing wafer-discrimination information by utilizing the patterned resist layer to the wafer 1, on which a plurality of the thin-film elements are formed collectively.
露光装置は、複数個の薄膜素子が一括して形成されるウエハ１に対して、パターニングされたレジスト層を利用してウエハ識別情報を記入するために、ウエハ１に形成されたレジスト層に対してウエハ識別情報のパターンを露光する。 - 特許庁 - In a method of producing the semiconductor element having a light-emitting semiconductor layer or a light-emitting semiconductor element, two contact locations, and a vertically or horizontally patterned carrier substrate, the carrier substrate is patterned in such a way that the thermal stresses are reduced or compensated sufficiently to ensure that the element does not fail.
光出射半導体層、又は、光出射半導体素子、２つのコンタクト個所及び垂直又は水平に構造化された支持体基板を有する半導体構成素子の製造方法において、支持体基板は、熱応力を、構成素子が故障しないように十分に小さくし、乃至、補償するように構造化する。 - 特許庁 - The electrophoresis display device is constituted by fastening electrophoresis display elements obtained by housing electrophoretic particles and a dispersion medium into microcapsules only onto the patterned electrodes, thereby forming an electrophoresis display element layer between the electrodes, at least one electrode of which is the patterned electrode having the prescribed pattern.
電気泳動表示装置を、少なくとも一方の電極が所定のパターン形状を有するパターン電極である電極間に、電気泳動粒子と分散媒体をマイクロカプセルに収納してなる電気泳動表示素子が上記パターン電極上のみに固着されて電気泳動表示素子層をなすものとする。 - 特許庁 - The natural leather having the image comprising a patterned part and unpatterned part formed by a urethane resin ink on a natural leather having a coated layer containing a urethane-based resin and/or an acrylic resin is regulated so that the ratio of the glossinesses of the patterned part to the unpatterned part is 1.1-5 to 1.
ウレタン系樹脂および／またはアクリル系樹脂を含む塗装層が形成された天然皮革上に、ウレタン樹脂インクで、模様部と非模様部からなる画像が形成された天然皮革であって、該模様部と非模様部との光沢度の比が、非模様部が１に対して模様部が１．１〜５であることを特徴とする天然皮革である。 - 特許庁 - The invention relates to the method for producing the fishing rod comprising formation of coating layer K by spirally winding the patterned Japanese paper cut into taper shape U1, U2, ..., Un on the taper fishing rod 10A and stuck by an adhesive S, and repeating a thin coating of a synthetic resin G such as an epoxy resin or the like on the surface of the patterned Japanese paper.
テーパー形状に裁断した模様のある模様付和紙Ｕ１，Ｕ２・・Ｕｎをテーパー竿部１０Ａに螺旋状に巻回して接着剤Ｓで貼着され、上記模様付和紙の表面にエポキシ樹脂等の合成樹脂Ｇの薄い塗布を繰り返してコーティング層Ｋを形成したものである。 - 特許庁 - The manufacturing method of the group III-V nitride semiconductor layer has a process of forming a metal fluoride layer containing a bivalent or trivalent metal element as at least one part of an etching mask on a group III-V nitride semiconductor layer; a process of patterning the metal fluoride layer by wet etching; and a process of dry etching the group III-V nitride semiconductor layer using the patterned metal fluoride layer as a mask.
ＩＩＩ−Ｖ族窒化物半導体層上に、エッチングマスクの少なくとも一部として、２価または３価の金属元素を含む金属フッ化物層を形成する工程と、この金属フッ化物層をウェットエッチングによりパターンニングする工程と、パターニングされた金属フッ化物層をマスクとして、前記ＩＩＩ−Ｖ族窒化物半導体層をドライエッチングする工程とを有することを特徴とするＩＩＩ−Ｖ族窒化物半導体層のエッチング方法。 - 特許庁 - An optical device 10 on which a dielectric layer that is patterned and etched to form dielectric strips 14 is deposited on its surface and another semiconductor layer 16 is grown on a first semiconductor layer 12 between the dielectric strips 14 resulting in alternating dielectric sections 14 and semiconductor sections, is provided.
誘電体層を表面上に付着し、これにパターン化及びエッチングを施して誘電体ストリップ１４を形成し、別の半導体層１６を第１半導体層１２上で誘電体ストリップ１４間で成長させ、誘電体区分１４及び半導体区分を交互に有する光学装置１０。 - 特許庁 - To provide a photosensitive resin composition capable of ensuring adequate shape follow-up properties and peelability when a cured product layer is formed on a patterned surface resin layer of a circuit-formed substrate equipped with the surface resin layer, to provide a photosensitive element using the same, and to provide a method for manufacturing a printed wiring board using these.
パターニングされた表面樹脂層を備える回路形成済基板の表面樹脂層上に硬化物層を形成させる際に、十分な形状追従性及びはく離性を得ることが可能な感光性樹脂組成物、これを用いた感光性エレメント及びこれらを用いたプリント配線板の製造方法を提供する。 - 特許庁 - A transparent second ITO film is attachedly formed on the first insulating layer, and it is patterned in a shape of a plurality of striped electrode parts orthogonal to the plurality of electrodes of the first electrode layer in a planar view and a plurality of wiring parts that are lead wiring lines thereof to form a second electrode layer.
第１絶縁層上に透明な第２ＩＴＯ膜を着膜し、これを第１電極層の複数の電極部に対し平面的に見て直交するストライプ状の複数の電極部とそれらそれぞれの引出配線である複数の配線部の形状にパターニングして第２電極層を形成する。 - 特許庁 - Upon forming the overclad layer, the recess 21 of the molding die 20 is filled with a photosensitive resin for forming the overclad layer, and the photosensitive resin is exposed through the molding die 20 and cured while a patterned core formed on a surface of an underclad layer is immersed in the photosensitive resin.
そして、オーバークラッド層を形成する際には、上記成形型２０の凹部２１内に、オーバークラッド層形成用の感光性樹脂を充填し、その感光性樹脂内に、アンダークラッド層の表面にパターン形成されたコアを浸した状態で、上記成形型２０を透して上記感光性樹脂を露光し硬化させる。 - 特許庁 - In order to attain the purpose, the substrate for an EL element is structured so as to have a substrate, a first electrode layer formed on the substrate in a patterned form, a light emitting part formed on the first electrode layer, and a protective layer formed so as to cover the surface of the light emitting part.
上記目的を達成するために、本発明は、基板と、前記基板上にパターン状に形成された第１電極層と、前記第１電極層上に形成された発光部と、前記発光部の表面を覆うように形成された保護層とを有することを特徴とするＥＬ素子形成用基板を提供する。 - 特許庁 - Since a wiring board 10 is exposed to plasma 28 in a state that a patterned metallic wiring layer 15 is covered with a protection layer 18 in this surface processing method, plasma processing is applied to the surface of a base material 11 exposed between laminated films 13, but the metallic wiring layer 15 is not exposed to plasma 28.
本発明の表面処理方法は、パターニングされた金属配線層１５を保護層１８で覆った状態で配線板１０をプラズマ２８に晒すので、積層膜１３間に露出する基材１１の表面はプラズマ処理されるが、金属配線層１５がプラズマ２８に晒されることがない。 - 特許庁 - A manufacturing method of a semiconductor element, wherein after a first metal layer and a dielectric film are sequentially formed on an insulating film 120, the dielectric is left only on the part where the dielectric film is patterned and a metal-insulator-metal capacitor 160 is formed, and a second metal layer is formed on the dielectric film and the first metal layer.
絶縁膜１２０上に第１の金属層及び誘電膜を順次形成した後、誘電膜をパターニングして金属−絶縁体−金属キャパシタ１６０が形成される部分にのみ誘電膜を残し、誘電膜及び第１の金属層上に第２の金属層を形成する半導体素子の製造方法である。 - 特許庁 - A resistor 2 having a prescribed length and width is formed of a thin film on a board 1, an insulator layer 3 is patterned so as to bestride the resistor 2 widthwise with both its ends left unoccupied, and the insulator layer 3 is post-baked and subjected to curing treatment, by which a slope is provided to the periphery of the insulator layer 3.
基板１上に所定の長さと幅を有する抵抗体２を薄膜形成し、この抵抗体２の両端部を残して幅方向に跨がるように絶縁体層３をパターン形成した後、この絶縁体層３をポストベークしてからキュア処理することにより、絶縁体層３の周縁に傾斜を形成する。 - 特許庁 - In the step of forming the over-cladding layer, a photosensitive resin for forming the over-cladding layer is filled in the recess 21 of the mold M, and the photosensitive resin is exposed to light through the mold M and cured with a core which is patterned on the surface of an under-cladding layer immersed in the photosensitive resin.
そして、オーバークラッド層を形成する際には、上記成形型Ｍの凹部２１内に、オーバークラッド層形成用の感光性樹脂を充填し、その感光性樹脂内に、アンダークラッド層の表面にパターン形成されたコアを浸した状態で、上記成形型Ｍを透して上記感光性樹脂を露光し硬化させる。 - 特許庁 - A p-type source/drain layer 37 is allowed to remain only at a p-type TFT region 12p by the reactive thermal CVD method via an etching stopper layer 35a, in a shape of the gate electrode 32 of a p-type TFT region 12n and a p-type TFT region 12p, and further the active layer 34 is patterned into an island shape.
ｎ型ＴＦＴ領域１２ｎと、ｐ型ＴＦＴ領域１２ｐのゲート電極３２の形状のエッチングストッパ層３５ａを介して、反応性熱ＣＶＤ法によって成膜したｐ型ソース・ドレイン層３７をｐ型ＴＦＴ領域１２ｐのみに残し、さらに活性層３４を島状にパターニングする。 - 特許庁 - To lessen dispersion in etched dimensions in a base barrier metal layer by completing with one patterning of a resist into an etching mask when an aluminum alloy wiring layer not less than 3 μm in thickness deposited on the base barrier metal layer is patterned as desired in a semiconductor device manufacturing process.
半導体装置の製造プロセスにおいて、下地バリアメタル層の上に、３μｍ以上の厚さのアルミニウム合金層が積層された積層配線層を所望のパターンに成形するにあたり、エッチングマスクとなるレジストのパターニングを１回で済ませ、下地バリアメタル層のエッチング寸法のばらつきを小さくすること。 - 特許庁 - To provide a manufacturing method for manufacturing with fine productivity a base material with a conductive layer pattern patterned to obtain the conductivity or electromagnetic wave shielding property using a transfer method, and to provide a manufacturing method for a base material with a conductive layer pattern which method hardly allows air bubbles to remain when a resin, etc., is overlaid on the conductive layer pattern of the base material.
導電性又は電磁波シールド性を有するようにパターニングされた導体層パターン付き基材を転写法を用いて生産性よく、また、導体層パターン付き基材の導体層パターンの上に樹脂等を積層したときに気泡が残存しにくい導体層パターン付き基材の製造法を提供する。 - 特許庁 - To provide a pressure-sensitive transfer tape for ornament constituted by forming a metal deposit layer on a base material tape via a demolding layer and further forming a pressure-sensitive adhesive layer so as to pattern patterned characters, signals, pictures, patterns, halftone dots, figures and others on the same by printing and a coating film transfer tool.
基材テープ上に離型層を介して金属蒸着層が形成され、さらにその上に、印刷によりパターン化された文字、記号、絵柄、模様、網点、図形等を型取る様に感圧接着層が形成されたことを特徴とする装飾用感圧転写テープ及び塗膜転写具を提供する。 - 特許庁 - This thread for preventing counterfeit is a thread to be used by making a patterned paper with the thread, and has a surface smooth layer 13 composed of a metal having 0.01-0.1 μm thickness formed on the surface of a base material composed of a resin film, and a ferromagnetic thin membrane layer 15 formed on the surface smooth layer 13.
本発明の偽造防止用スレッドは、偽造防止用紙に抄き込んで使用するためのスレッドであって、樹脂フィルムからなる基材１１表面に、０．０１〜０．１μｍの膜厚の金属からなる表面平滑層１３を設け、該表面平滑層の上に強磁性薄膜層１５を形成したことを特徴とする。 - 特許庁 - Since the upper electrode 15a is formed on the dielectric layer 14, the dielectric layer 14 can be patterned by using the upper electrode as a mask, impurities can be restrained from diffusing into the dielectric layer 14, and the dielectric layer 14 can be prevented from being exposed to etchant, developer or the like, thus providing the capacitor 10 that has the dielectric layer 14 of high quality.
誘電体層１４上に上部電極１５ａが形成されることにより、この上部電極をマスクとして誘電体層１４をパターニングすることが可能となり、誘電体層１４内への不純物の拡散を抑制し、また、誘電体層１４がエッチング液、現像液等に曝される事態を防止し、高品質な誘電体層１４を備えるコンデンサ１０を提供することができる。 - 特許庁 - The present invention relates to the nitride light-emitting element comprising an n-type clad layer 30, an active layer 40, a p-type clad layer 50 and a transparent conductive film layer 60 that are sequentially laminated on a substrate 10, wherein the transparent conductive film layer 60 including a surface patterned in nanometer scale using wet etching and post-thermal-treatment without a separate etching mask.
基板１０上に順次積層されたｎ型クラッド層３０、活性層４０、ｐ型クラッド層５０及び透明導電性薄膜層６０を備え、ここで、透明導電性薄膜層６０は、内部で発生した光の外部発光効率を高めるために別途のエッチングマスクなしに湿式エッチング方式とポスト熱処理によるナノメートルスケールでパターニングされた表面を有する窒化物系発光素子である。 - 特許庁 - Continuously, a polycrystal silicon thin film is formed thereon and patterned self-adjustably by exposure of a back face, and the polycrystal silicon thin film is left behind in the recess part 25 to form a semiconductor active layer 30.
続いて、この上に多結晶シリコン薄膜２７を形成し、裏面露光により自己整合的にパターニングして、凹部２５に多結晶シリコン薄膜２７を残存させて、半導体活性層３０を形成する。 - 特許庁 - A conductive film is formed on all the surface, and the conductive film is patterned so as to be electrically connected to the first metal wiring layer 4 whose surface is exposed, and an island-like metal film 6 is formed.
全面に導電膜を形成し、導電膜が表面が露出した第１の金属配線層４と電気的に接続するように導電膜をパターニングし、島状の金属膜６を形成する。 - 特許庁 - To provide a liquid crystal device wherein an underground organic film is made not to be corroded by an organic solvent when a retardation layer is patterned on a substrate on which the organic film is formed and to provide a manufacturing method thereof.
有機膜が形成された基板に位相差層をパターニングする際に有機溶剤によって下地の有機膜が侵食されないようにした液晶装置及びその製造方法を提供する。 - 特許庁 - The transparent electrode has a transparent area 52 and an uneven area 52b patterned into many islands and the reflecting electrode is formed on the inter-layer insulation films while being placed on the uneven area.
透明電極は、透過領域５２ａおよび多数の島状にパターニングされた凹凸領域５２ｂを有し、反射電極は、凹凸領域に重ねて層間絶縁膜上に形成されている。 - 特許庁 - A gate matallic layer is stacked on the dispersion mask and is patterned, so as to form a gate electrode 7 on the opening of the dispersion mask in a self-matching manner to the p+-type gate region 6.
その拡散マスク上からゲート金属層を堆積させ、これをパターニングすることにより拡散マスクの開口部にゲート電極７をｐ^+ 型ゲート領域６に対して自己整合的に形成する。 - 特許庁 - To provide a manufacturing method of a liquid crystal display with which an alignment layer aligned with liquid crystal molecules can be precisely patterned and formed at a desired pretilt angle on a plastic film.
プラスチックフィルムの上に、液晶分子が所望のプレチルト角をもって配向される配向膜を精度よくパターン化して形成できる液晶表示装置用電極基板の製造方法を提供する。 - 特許庁 - To obtain a Zener diode in which Zener zapping can be performed stably even when an epitaxial layer is made thin or elements are patterned finely and a semiconductor device having such a Zener diode.
エピタキシャル層の厚さを薄くしたり、素子を微細化した場合でも安定してツェナーザッピングを行うことができるツェナーダイオードおよびこのようなツェナーダイオードを有する半導体装置を提供する。 - 特許庁 - At least one organic EL layer constituting an EL element is patterned by a photo lithography method.
上記目的を達成するために、本発明は、ＥＬ素子を構成する少なくとも1層の有機ＥＬ層を、フォトリソグラフィー法を用いてパターニングすることを特徴とするＥＬ素子の製造方法を提供する。 - 特許庁 - Afterwards, a gate oxide film 8 is formed on the main surface side of the semiconductor layer 3, a polysilicon film is deposited on the gate oxide film 8, and a patterned gate electrode 9 is formed by utilizing a mask (Figure 1 (b)).
その後、半導体層３の主表面側にゲート酸化膜８を形成し、ゲート酸化膜８上にポリシリコン膜を堆積させ、マスクを利用しパターニングされたゲート電極９を形成する（図１（ｂ））。 - 特許庁 - By using the process solution as a rinsing solution during or after developing a patterned photoresist layer, post-development defects such as pattern collapse and line width roughness can be reduced.
この処理溶液は、パターニングされたフォトレジスト層の現像の際又はその後にリンス溶液として用いられた場合に、パターンの倒壊又はライン幅の凹凸のような現像後の欠陥を低減することができる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
