「reference clock」を含む例文一覧(1830)

1 2 3 4 5 6 7 8 9 10 11 .... 36 37 次へ＞
  • CLOCK REFERENCE CIRCUIT
    クロック参照回路 - 特許庁
  • REFERENCE CLOCK GENERATOR
    基準クロック生成装置 - 特許庁
  • REFERENCE CLOCK GENERATING DEVICE
    基準クロック発生装置 - 特許庁
  • REFERENCE CLOCK GENERATING CIRCUIT
    リファレンスクロック生成回路 - 特許庁
  • REFERENCE CLOCK GENERATION SYSTEM
    基準クロック生成システム - 特許庁
  • REFERENCE CLOCK CONTROL APPARATUS
    基準クロック制御装置 - 特許庁
  • The reference clock acquiring portion 18 acquires a reference clock.
    基準クロック取得部１８は、基準のクロックを取得する。 - 特許庁
  • A reference clock generation part 4 outputs a reference clock 34.
    基準クロック発生部４は基準クロック３４を出力する。 - 特許庁
  • REFERENCE CLOCK CORRECTION CIRCUIT, REFERENCE CLOCK CORRECTION METHOD, AND PROGRAM
    基準クロック補正回路、基準クロック補正方法およびプログラム - 特許庁
  • REFERENCE CLOCK SIGNAL GENERATION DEVICE
    基準クロック信号生成装置 - 特許庁
  • A reference clock signal generating circuit 1 generates a reference clock signa.
    基準クロック信号発生回路１は、基準クロック信号を発生する。 - 特許庁
  • FREQUENCY CORRECTION METHOD FOR REFERENCE CLOCK
    基準クロックの周波数補正方法 - 特許庁
  • METHOD FOR TRANSFERRING REFERENCE CLOCK SIGNAL
    基準クロック信号を移送する方法 - 特許庁
  • REFERENCE CLOCK SELECTION CIRCUIT, REFERENCE CLOCK SELECTION METHOD, AND COMMUNICATION INTERFACE DEVICE
    基準クロック選択回路、基準クロック選択方法及び通信インターフェース装置 - 特許庁
  • REFERENCE CLOCK GENERATING APPARATUS AND METHOD
    基準クロック発生装置および方法 - 特許庁
  • A reference clock generating unit 20 outputs a clock signal.
    基準クロック生成部２０は、クロック信号を出力する。 - 特許庁
  • REFERENCE CLOCK WRITING DEVICE IN MAGNETIC DISK
    磁気ディスクへの基準クロック書込装置 - 特許庁
  • REFERENCE CLOCK GENERATING CIRCUIT AND PORTABLE UNIT
    基準クロック生成回路および携帯機 - 特許庁
  • REFERENCE CLOCK FREQUENCY TEMPERATURE CONTROL CIRCUIT
    基準クロック周波数温度制御回路 - 特許庁
  • Common reference clock information is generated by referring to the reference clock from the reference stream by a common clock information generating part 1005.
    共通クロック情報生成部は基準ストリームから基準クロックを参照し共通基準クロック情報を生成する。 - 特許庁
  • The clock oscillator 7 generates a reference clock for camera control.
    クロック発振器７はカメラ制御の基準クロックを発生する。 - 特許庁
  • The counter may be driven by a reference clock signal having a reference clock frequency.
    カウンタは、基準クロック周波数を有する基準クロック信号によって駆動され得る。 - 特許庁
  • A reference clock monitoring section 206 adjusts a reference clock Sref2 based upon the monitoring result.
    基準クロック調整部２０６は監視結果に基づいて基準クロックSref2を調整する。 - 特許庁
  • A clock frequency divider circuit 12 frequency-divides a first input reference clock, a clock frequency divider circuit 13 frequency-divides a second input reference clock, and a clock frequency divider circuit 17 frequency-divides an in-apparatus reference clock.
    クロック分周回路１２は第１の入力基準クロックを、クロック分周回路１３は第２の入力基準クロックを、クロック分周回路１７は装置内基準クロックを分周する。 - 特許庁
  • A phase comparison circuit 1 compares the clock with a reference clock signal.
    位相比較回路１は、クロックと基準クロック信号を比較する。 - 特許庁
  • A clock buffer circuit generates a reference clock signal in response to the external clock signal, and a delay monitor circuit delays the reference clock signal.
    クロックバッファ回路は、外部クロック信号に応答して基準クロック信号を発生し、遅延モニタは基準クロック信号を遅延させる。 - 特許庁
  • FREQUENCY CONTROL DEVICE FOR REFERENCE CLOCK SIGNAL
    基準クロック信号の周波数制御装置 - 特許庁
  • To reduce a clock skew occupied in a clock cycle at the time of signal transfer performed between an increasing clock distribution area in which a reference clock synchronization operates by an n-times increased clock and a reference clock distribution area in which synchronization operates by the reference clock.
    基準クロックがｎ逓倍された逓倍クロックで同期動作する逓倍クロック分配エリアと基準クロックで同期動作する基準クロック分配エリアとの間で行われる信号の転送時のクロックサイクルにしめるクロックスキューを低減する。 - 特許庁
  • A PLL circuit 21 generates a reference clock which is put in phase with and equalized in frequency to a PCI clock, a reference signal generated by shifting the phase of the reference clock, and a double clock having a frequency twice as high as that of the reference clock.
    ＰＬＬ回路２１は、ＰＣＩクロックに位相および周波数を一致させた基準クロックと、基準クロックの位相をずらせた基準信号と、基準クロックの２倍の周波数を有する２逓倍クロックを発生する。 - 特許庁
  • A reference clock generating part 14 generates a reference clock at a period T and a data generating part 15 generates transmission data at the timing of the reference clock.
    基準クロック生成部１４は、基準クロックを周期Ｔで生成し、データ生成部１５は、基準クロックのタイミングで送出データを生成する。 - 特許庁
  • Each block can include reference clock source circuit networks (60, 62) and reference clock utilization circuit network.
    各ブロックは、基準クロックソース回路網（６０、６２）と基準クロック利用回路網とを含み得る。 - 特許庁
  • REFERENCE CLOCK REPRODUCTION CIRCUIT AND DATA RECEIVER
    基準クロック再生回路及びデータ受信装置 - 特許庁
  • A delay device 3 generated a delay clock by delaying a reference clock.
    遅延装置３は、基準クロックを遅延して遅延クロックを生成する。 - 特許庁
  • To enhance the responsibility of a reproduced clock with respect to a reference clock.
    基準クロックに対する再生クロックの追従性を向上させる。 - 特許庁
  • This multiplier circuit 144 converts a bit clock to a decoder reference clock.
    この逓倍回路１４４は、ビットクロックをデコーダ基準クロックに変換する。 - 特許庁
  • A system reference clock (SCR) is calculated from a transport clock (410).
    システムリファレンスクロック（ＳＣＲ）がトランスポートクロックから計算される（４１０）。 - 特許庁
  • The reference clock reproduction unit 3 reproduces the reference clock from the reference time information outputted from the demultiplexer 2.
    基準クロック再現部３は、デマルチプレクサ部２から出力される基準時刻情報から基準クロックを再現する。 - 特許庁
  • A reference clock CLK (first clock CLK) is delayed by 1/4 cycle to form a second clock CLK2.
    基準ＣＬＫ（第１クロックＣＬＫ）を１／４周期遅延させ第２クロックＣＬＫ２を生成する。 - 特許庁
  • RECEIVER CAPABLE OF GENERATING AUDIO REFERENCE CLOCK
    オーディオ参照クロックを生成可能な受信装置 - 特許庁
  • The master device also has a reference clock pulse-generating device 24 and transmits a reference clock signal generated by this reference clock pulse-generating device to the slave device.
    マスタ装置が基準クロック・パルス発生装置２４を有し、この基準クロック・パルス発生装置が発生した基準クロック信号をスレーブ装置に伝送する。 - 特許庁
  • A ring oscillator oscillates a shift clock with the same cycle as that of the reference clock.
    リング発振器は、基準クロックと同一周期のシフトクロックを発振する。 - 特許庁
  • The sampling clock of N combinations of delay times to a reference clock is generated.
    基準クロックに対してNとおりの遅延時間のサンプリングクロックを発生する。 - 特許庁
  • A reference clock and a high speed clock with higher frequency are given from outside.
    外部より、基準クロックと、より周波数の高い高速クロックを与える。 - 特許庁
  • The delayed clock signal and the reference clock signal are inputted to a mirror control circuit, and one of delayed clock signals synchronized with the reference clock signal is detected.
    ミラー制御回路は遅延クロック信号と基準クロック信号が入力され、基準クロック信号と同期する遅延クロック信号のうち一つを検出する。 - 特許庁
  • The reference clock generator circuit 2 supplies the reference clock Fr commonly to the first and second clock generator circuits 3, 4.
    リファレンスクロック作成回路２は、第１及び第２クロック作成回路３及び４に共通にリファレンスクロックＦｒを供給する。 - 特許庁
  • A reference clock request receiving unit 1 receives a designation of stream data which serves as the reference clock of reproduction.
    基準クロック要求受付部１は、再生の基準クロックとなるストリームデータの指定を受け付ける。 - 特許庁
  • The clock frequency-dividing circuit 12 frequency-divides the reference clock SCLK from the reference clock generating circuit 11 according to the set frequency-division ratio to decrease the frequency of the reference clock SCLK.
    クロック分周回路１２は、その設定された分周比に応じて、基準クロック発生回路１１からの基準クロックＳＣＬＫを分周させて、その周波数を低下させる。 - 特許庁
  • To obtain a clock signal whose frequency is close to a desired frequency from a reference clock signal.
    基準クロック信号から所望の周波数に近いクロック信号を得る。 - 特許庁
  • COMMUNICATION SYSTEM, COMMUNICATION APPARATUS, REFERENCE CLOCK GENERATOR, AND CLOCK GENERATING METHOD THEREOF
    通信システム、通信装置、リファレンスクロック発生器、およびそのクロック発生方法 - 特許庁
  • The initial circuit receives an external clock signal and outputs a reference clock signal.
    初段回路は、外部クロック信号を受け参照クロック信号を出力する。 - 特許庁
1 2 3 4 5 6 7 8 9 10 11 .... 36 37 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.