「reference clock」を含む例文一覧(1830)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 36 37 次へ＞- The phase lock loop is connected to receive a reference clock signal and maintain a relative clock signal shifted in phase from the reference clock signal by an amount depending on the error signal.
位相同期ループは、基準クロック信号を受信し、相関クロック信号が、基準クロック信号から誤差信号に従った量だけ位相シフトされて維持されるように接続される。 - 特許庁 - A measurement unit 1b obtains a reference clock signal which is extracted from a transmission channel connected to the communication device, and measures a frequency deviation between the clock signal and the reference clock signal.
測定部１ｂは、通信装置に接続された伝送路から抽出されたリファレンスクロック信号を取得し、クロック信号とリファレンスクロック信号との周波数ずれを測定する。 - 特許庁 - An oscillator 44 oscillates a local clock signal, having a frequency of a reference clock for the input TS, and a counter 46 counts the local clock signal.
発振器４４は入力ＴＳの基準クロックの周波数の局部クロック信号を発生し、カウンタ４６は局部クロック信号を計数する。 - 特許庁 - An internal clock oscillation unit 111 oscillates an internal clock signal based on an accurate reference clock signal generated by an accurate oscillator 121.
高精度発振器１２１が発生する高精度なリファレンスクロック信号に基づいて、内部クロック発振部１１１が内部クロック信号を発振する。 - 特許庁 - To generate a clock being synchronized with a post-multiplication clock and having a frequency and phase agreeing with those of a reference clock without performing control from the exterior.
逓倍後クロックと同期し、かつ、周波数と位相が基準クロックと一致したクロックを、外部からコントロールすることなく生成可能にする。 - 特許庁 - A clock generating circuit 1 generates a clock CLK for a logical circuit, based on a reference clock RCL and outputs it to the logical circuit 2.
クロック生成回路１は基準クロックＲＣＬに基づいて論理回路用クロックＣＬＫを生成し、これを論理回路２へと出力する。 - 特許庁 - A dither clock generating section 1 generates a dither clock by changing at random a change timing of the reference clock repeated at a fixed period.
ディザクロック生成部１は、一定周期で繰り返される基準クロックの変化タイミングをランダムに変動することにより、ディザクロックを生成する。 - 特許庁 - A clock modulating part 10 generates an output clock CLK_O by modulating a reference clock CLK_i in response to the modulated waveform signal MW.
クロック変調部１０は、基準クロックＣＬＫ＿ｉを変調波形信号ＭＷに応じて変調して出力クロックＣＬＫ＿Ｏを発生する。 - 特許庁 - A TFF 251 outputs the variation clock as a second PWM signal in response to a delayed clock delayed by a predetermined time from the reference clock.
ＴＦＦ２５１は基準クロックを所定の時間遅延させた遅延クロックに応じて変動クロックを第２のＰＷＭ信号として出力する。 - 特許庁 - A very-small-delay element 24 delays the reference clock CLK to produce the delay clock CLKD.
微小遅延素子２４は、基準クロックＣＬＫを遅延させることにより遅延クロックＣＬＫＤを発生させる。 - 特許庁 - The clock generator coupled to the processing unit is operable for providing a reference clock to the processing unit.
処理ユニットに接続されたクロック生成器は、処理ユニットに参照クロックを提供するよう動作可能である。 - 特許庁 - FIXED FREQUENCY CLOCK OUTPUT HAVING VARIABLE HIGH-FREQUENCY INPUT CLOCK AND NON-RELATED FIXED FREQUENCY REFERENCE SIGNAL
可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力 - 特許庁 - To provide a timing generation circuit capable of immediately generating a highly accurate timing clock even when modifying a reference clock.
基準クロックを変更しても、高精度のタイミングクロックを即座に生成可能なタイミング発生回路を提供する。 - 特許庁 - A measuring device measures the frequency ratio between a comparison clock signal and a reference clock signal which are independent of each other.
測定装置は、互いに独立した比較クロック信号と基準クロック信号との周波数比を測定する。 - 特許庁 - Each of CLK dividers (19-1)-(19-n) divides the reference clock to form a divided clock.
ＣＬＫ分周器１９−１、…、１９−ｎは、生成された基準クロックを分周して分周クロックを生成する。 - 特許庁 - Thus, a synchronizing clock signal B synchronized to the reference clock signal M can be provided from the baud generator 105.
これにより、ボージェネレータ１０５からは、基準クロック信号Ｍに同期した同期クロック信号Ｂが得られる。 - 特許庁 - The recording frequency of the sampling clock is not found from the reference clock pattern but is found by using a received address.
サンプリングクロックの記録周波数は、基準クロックパターンからではなく、受信したアドレスを用いて求められる。 - 特許庁 - Consequently, the slave device S adopts the clock counting the time from the reference time as a new clock.
これにより、スレーブ装置Ｓは、前記基準時刻から計時を行っている時計を新たな時計として採用する。 - 特許庁 - To enable regeneration of a station-side reference clock at the terminal side.
局側装置の基準クロックを端末側装置において再生可能にする。 - 特許庁 - METHOD OF CHANGING REFERENCE CLOCK FREQUENCY AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
基準クロック周波数の変更方法および半導体集積回路装置 - 特許庁 - A reference clock is input in a posterior border matching part and a phase control part.
基準クロックが、後縁合わせ部および位相制御部に入力される。 - 特許庁 - An image decoder 5 decodes an encoded image signal VC with the reference clock ϕD.
画像デコーダ５は、基準クロックφ_Dで符号化画像信号Ｖ_Cを復号する。 - 特許庁 - INFORMATION STORAGE SYSTEM FOR ADJUSTING CLOCK REFERENCE AMPLITUDE BETWEEN WRITE-IN PULSES
書込みパルス間にクロック基準振幅調節を行う情報記憶システム - 特許庁 - Moreover, the PLL circuit generates the clock synchronized with the above reference signal.
また、ＰＬＬ回路は上記基準信号に同期したクロックを生成する。 - 特許庁 - The table builder retains unaltered the program reference clock in the data packets.
テーブルビルダーはデータパケット内の番組参照クロックを変更せずに維持する。 - 特許庁 - REFERENCE CLOCK GENERATION CIRCUIT, POWER SUPPLY CIRCUIT, DRIVING CIRCUIT AND ELECTROOPTICAL DEVICE
基準クロック生成回路、電源回路、駆動回路及び電気光学装置 - 特許庁 - An image decoder 5 decodes a coded image signal V_C using the reference clock ψ_D.
画像デコーダ５は、基準クロックφ_Dで符号化画像信号Ｖ_Cを復号する。 - 特許庁 - SYSTEM CLOCK SUPPLIER, AND FREQUENCY SHIFT DECIDING METHOD OF REFERENCE OSCILLATOR
システムクロック供給装置及び基準発振器の周波数ずれ判定方法 - 特許庁 - To continuously and stably and accurately maintain a synchronous clock even when a reference clock as a reference such as a GPS signal can not be generated.
ＧＰＳ信号等、基準となる基準クロックが不能になった場合においても、継続して、安定かつ精度よく同期クロックを維持することを目的とする。 - 特許庁 - Furthermore, a pulse generator 1006 generates a sampling clock, by using a pre-registered cycle with the sampling clock reference timing as the reference.
また、このサンプリングクロック基準タイミングを基準にして、予め登録されている周期を使用してパルス発生器１００６にてサンプリングクロックを生成する。 - 特許庁 - To provide a reference clock control apparatus that conducts automatic control of a reference clock with a simple hardware configuration without burdening a central processing unit.
簡単なハードウエア構成で基準クロックの自動制御を中央演算装置に負担をかけることなく行う基準クロック制御装置を提供する。 - 特許庁 - A counter circuit 14 counts a pulse PCLK from a ring oscillator 13 in one cycle of a reference clock SCLK from a reference clock generating circuit 11.
カウンタ回路１４は、基準クロック発生回路１１からの基準クロックＳＣＬＫの１周期内において、リングオシレータ１３からのパルスＲＣＬＫをカウントする。 - 特許庁 - To provide a signal generator in which a configuration for putting an operation into practice when a reference clock signal is stopped independent of frequencies of the reference clock signal.
基準クロック信号が途絶えた場合の動作を実現する構成が、その基準クロック信号の周波数に依存しない信号発生装置を提供する。 - 特許庁 - The RF circuit 23 transmits/receives a signal by radio to/from an external unit, based on the first reference clock signal, and delivers a second reference clock signal, corresponding to the first reference clock signal, to a base band circuit 25.
ＲＦ回路２３は、第１基準クロック信号に基づいて外部装置との間で無線により信号送受信を行うとともに、第１基準クロック信号に対応する第２基準クロック信号をベースバンド回路２５に出力する。 - 特許庁 - An internal reference signal generates a local signal serving as a reference by multiplying a high frequency digital clock signal, and simultaneously generates a reference signal capable of synchronous operation by a lower frequency digital clock signal, in a clock generator A1.
内部の基準信号は、クロック生成部Ａ１にて、高周波のデジタルクロック信号を逓倍して基準となるローカル信号を生成し、且つ同時に低周波のデジタルクロック信号により同期動作化が可能な基準信号を生成する。 - 特許庁 - An SSC source clock and a reference clock, which are generated by an SSC source clock generation circuit 3 and a reference clock generation circuit 5 are inputted to 16-bit counters 7 and 9, and the numbers of clocks are counted as counter values cnt1, cnt2.
ＳＳＣ源クロック発生回路３，基準クロック発生回路５が発生するＳＳＣ源クロック，基準クロックは、１６ｂｉｔカウンタ７，９に入力されて、そのクロック数がカウンタ値ｃｎｔ１，ｃｎｔ２として計数される。 - 特許庁 - To provide a phase information detection circuit that can obtain phase information with high accuracy from a sampled clock roughly sampled by a reference clock and to provide a system that can recover the sampling clock phase-locked to the reference clock with high accuracy.
基準クロックで粗く標本化された標本化クロックの標本値から高精度の位相情報を得る位相情報検出回路および高精度に位相同期した標本化クロックを再生するシステムを提供する。 - 特許庁 - A reference clock generating section 106 uses a clock from a system clock generating section 105 to generate a reference clock to count the number of audio samples on the basis of time stamp information or synchronization control information obtained by a demodulation section 101.
復調部１０１で得られたタイムスタンプ情報、又は同期制御情報から、リファレンスクロック発生部１０６はシステムクロック発生部１０５のクロックを用いて、オーディオサンプル数を計数するためのリファレンスクロックを生成する。 - 特許庁 - This signal transmitting apparatus 70 includes: a reference clock generating means 71 for generating a reference clock S3; and a clock modulating means 72 for generating a control clock S4 having an approximately flat frequency peak of a predetermined width by modulating each of pulses of the reference clock S3 with a random number.
本発明の信号伝送装置７０は、基準クロックＳ３を生成する基準クロック生成手段７１と、前記基準クロックＳ３の各パルスを乱数で変調することで、所定幅の略平坦な周波数ピークを有した制御クロックＳ４を生成するクロック変調手段７２と、を備えることを特徴とする。 - 特許庁 - The counter 16 counts the clock number of the high frequency clock signal CLKB to detect phase difference between the reference clock signal REF and the low frequency clock signal CLKA.
カウンタ１６は、高周波クロック信号ＣＬＫＢのクロック数をカウントすることによって参照クロック信号ＲＥＦと低周波クロック信号ＣＬＫＡとの位相差を検出する。 - 特許庁 - The clock generating portion 4 modulates a reference clock CK_ref by spectrum diffusion so as to generate a first clock CK_1 whose modulation factor is large and second clock CK_2 whose modulation factor is small.
クロック生成部４は、基準クロックＣＫ_ｒｅｆをスペクトラム拡散により変調し、変調度が大きい第１クロックＣＫ_１と、変調度が小さい第２クロックＣＫ_２とを生成する。 - 特許庁 - A reference color (black) modulation image clock is generated from a clock by an image clock generation part 23, and an address is generated by an address generation circuit 36 based on the clock.
画像クロック生成部２３によるクロックから基準色（ブラック）の変調画像クロックが生成され，このクロックを基にして，アドレス生成回路３６においてアドレスが生成される。 - 特許庁 - A system for controlling the rotational speed of a fan, according to the reference clock having reference frequency, is disclosed.
基準周波数を有する基準クロックに応じて、ファンの回転速度を制御する為のシステムを開示する。 - 特許庁 - The high speed OCO 10 outputs a high speed clock whose magnitude is determined by the reference current and the reference voltage.
高速ＯＣＯ１０は、参照電流および参照電圧で定まる大きさの高速クロックを出力する。 - 特許庁 - APPARATUS WITH CLOCK GENERATION FUNCTION, METHOD FOR SETTING REFERENCE FREQUENCY OR THE LIKE, AND METHOD FOR ADJUSTING REFERENCE FREQUENCY OR THE LIKE
クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 - 特許庁 - Moreover, the DLL circuit is provided with a definite multiplication clock generator generating a definite multiplication clock N11 and a selecting circuit 32 selecting either of a supply clock N10 or the definite multiplication clock N11 and outputting it as the reference clock.
更に、定倍クロックＮ１１を生成する定倍クロック発生器と、供給クロックＮ１０または定倍クロックＮ１１のいずれかを選択して基準クロックとして出力する選択回路３２とを有する。 - 特許庁 - In a method and a device which generate a quadrature clock, a quadrature clock generating device contains a clock generator which provides a double clock which has a double frequency of that of a received reference clock.
本発明にかかる直角位相クロックを生成する方法および装置は、直角位相クロック発生装置が、受け取った基準クロックの２倍の周波数を有する２倍クロックを提供するクロック発生器を含む。 - 特許庁 - To provide a clock generation circuit and a clock generation method which generate a spectrum spread clock and control phases of a reference clock signal and an output clock signal with a high precision and comprise compact circuits.
スペクトラム拡散クロックを発生し、参照クロック信号及び出力クロック信号の高精度な位相の制御を高速に行い、かつ、コンパクトな回路で構成するクロック発生回路及びクロック発生方法を提供する。 - 特許庁 - Since the definite multiplication clock generator 31 is disposed, an external clock is utilized as the reference clock by making it high speed even when the speed is low (low frequency).
定倍クロック発生器３１が設けられるので、外部クロックが低速（低周波数）でも、高速化して基準クロックとして利用することができる。 - 特許庁 - To provide a clock generating circuit having improved timing convergence by suppressing skew caused by dispersion in-chip transmission paths for a reference clock and a frequency division clock.
基準クロックと分周クロックとの伝送路におけるチップ内ばらつきによるスキューを抑制し、タイミング収束性を改善したクロック発生回路を実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
