「refresh」を含む例文一覧(1813)
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 36 37 次へ＞- To remove visual disturbance resulting from a transmission line error promptly while suppressing an increase in the amount of information incident to periodic refresh processing.
周期的なリフレッシュ処理に伴う情報量の増大を抑えつつ、伝送路エラーに起因する映像の乱れを速やかに除去することを可能にする。 - 特許庁 - Then, control is performed to return the volatile memory from the self-refresh operation mode depending on the progress of writing of data to the nonvolatile memory.
そして、不揮発性メモリへのデータ書込みの進行状況に応じて、その揮発性メモリをセルフリフレッシュ動作モードから復帰させるように制御する。 - 特許庁 - The base stations refresh measurements of their instantaneous traffic load and provide feedback in the form of soft busy tones to perform closed loop resource allocation.
基地局は、瞬間的なトラヒックロードの測定値をリフレッシュし、ソフトなビジートーンの形態でフィードバックを供給することによって、閉ループ資源割当てを行う。 - 特許庁 - To accurately hold storage contents of a memory even when a power supply voltage drops, in a memory control device controlling the memory having a self-refresh function.
セルフリフレッシュ機能を有するメモリを制御するメモリ制御装置において、電源電圧が低下した場合でも、メモリの記憶内容を正確に保持すること。 - 特許庁 - A semiconductor memory device using an internal high power supply voltage in a self-refresh operation mode and a method for applying the high power supply voltage to the device are disclosed.
セルフリフレッシュ動作モードで内部の高電源電圧を使用する半導体メモリ装置及びその高電源電圧の印加方法が開示される。 - 特許庁 - To provide a semiconductor memory device that operates at high speed and prevents performance deterioration due to a conflict between the preparation of write data, output processing of read data, and refresh.
ライトデータの準備やリードデータの出力処理とリフレッシュとの競合による性能低下を避け、高速に動作する半導体記憶装置を提供する。 - 特許庁 - To enhance reduction of power consumption by extending a refresh cycle of a volatile memory as mush as possible in a video recording apparatus including a plurality of volatile memories.
複数の揮発性メモリを備えた録画機器において、揮発性メモリのリフレッシュサイクルをできるだけ長くし、消費電力を低減できるようにする。 - 特許庁 - The refresh region is set by, for example, an address scramble circuit 90 provided between an address buffer 91 and an address decoder 92.
なお、このようなリフレッシュ領域は、アドレスバッファ９１とアドレスデコーダ９２との間に設けられるアドレススクランブル回路９０などによって設定される。 - 特許庁 - The first and the second bit lines are pre-charged to a power supply voltage for array via a sense amplifier before/after a read, write or refresh operation.
前記第１及び第２ビットラインは読み出し／書き込み／リフレッシュ動作が実行される前後に感知増幅器を通じてアレイ用電源電圧にプリチャージされる。 - 特許庁 - In response to the application request, there is received a message indicating the key refresh for use to provide safe communication with the network element.
アプリケーション要求に応えて、ネットワークエレメントとの安全な通信を提供するのに用いられるキーのリフレッシュを標示するメッセージが受信される。 - 特許庁 - The selection and control means successively turns the m DRAMs to a refresh state at a time and turns the remaining n DRAMs to the readable state during the time.
選択制御手段は、一度にｍ個のＤＲＡＭを順次リフレッシュ状態として、その間残りのｎ個のＤＲＡＭを読出し可能な状態とする。 - 特許庁 - A status refresh timer is used for keeping consistency of a state between all the media relays controlled by a proxy engine and the control element.
状態リフレッシュタイマは、プロキシエンジンによって制御されるすべてのメディアリレーと制御要素の間の状態の一貫性を維持するために使用する。 - 特許庁 - To provide a system and a method for using random walk in order to optimize the refresh of a web page oriented to a user and the scheduling of preparatory fetching.
ユーザー指向のウェブ・ページのリフレッシュおよび予備取り出しスケジューリングを最適化するためにランダム・ウォークを使用するシステムおよび方法を提供する。 - 特許庁 - To secure stability of refresh-operation in a semiconductor memory device provided with a memory cell array including a plurality of memory cells arranged in a matrix state.
行列状に配置される複数のメモリセルを含むメモリセルアレイを備える半導体記憶装置において、リフレッシュ動作の安定性を確保する。 - 特許庁 - To provide a semiconductor memory device and its method capable of efficiently refresh a shared memory area and granting access right therefor.
共有メモリ領域に対する効率的なリフレッシュ及びアクセス権限付与をすることができる半導体メモリ装置及びその方法を提供すること。 - 特許庁 - Since this optical sensor requires no refresh operation, the illuminance of light can be measured with less power consumption, at high speed, and through a simple measurement procedure.
当該光センサはリフレッシュ動作を要さないため、少ない消費電力で、高速かつ簡易な測定手順にて光の照度を測定できる。 - 特許庁 - In the developing device refresh operation, the developer transferred to the image carrier is recovered to both the first cleaning device 8 and the second cleaning device 21.
現像装置リフレッシュ動作において像担持体に転移させた現像剤を、第１のクリーニング装置８と、第２のクリーニング装置２１の両方に回収する。 - 特許庁 - A counter 9, which is reset when the charging by the refresh charging portion 7 is completed, is provided to determine when the number of successive times of charging is reached.
連続回数が所定回に達したことを判別するため、リフレッシュ充電部７による充電が終了したときにリセットされるカウンタ９を設ける。 - 特許庁 - A counter 9 which is reset when charging by the refresh charging portion 7 is completed is provided to determine when the number of times of successive charging reaches tenth.
連続回数が１０回に達したことを判別するため、リフレッシュ充電部７による充電が終了したときにリセットされるカウンタ９を設ける。 - 特許庁 - When the transition from the whole screen display to the partial display occurs according to a partial display command, refresh operation is performed in two consecutive frames after transition.
パーシャル表示コマンドに基づいて、全画面表示からパーシャル表示に移行した時に、移行後の連続する２フレームにおいて、リフレッシュ動作を行う。 - 特許庁 - An arbitration circuit decides which is to be executed first of the refreshing operation or the burst access operation, when the refresh request competes with the access command.
調停回路は、リフレッシュ要求とアクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する。 - 特許庁 - To provide a semiconductor memory device capable of reducing its power consumption by suppressing the power consumption of a memory section for performing a refresh operation.
リフレッシュ動作を行うメモリ部の消費電力を抑えることにより低消費電力化を実現できる半導体記憶装置を提供すること。 - 特許庁 - To provide a semiconductor memory module in which it is suppressed that a plurality of DRAMs enter simultaneously into a refresh-mode and a large peak current flows and stable operation can be performed.
複数のＤＲＡＭが一斉にリフレッシュモードに入って大きなピーク電流が流れるのを抑制し、安定動作が可能な半導体メモリモジュールを提供する。 - 特許庁 - Thus, display failure in the first frame after the transition to the partial display can be canceled by refresh operation for the next frame to prevent display failure.
これにより、パーシャル表示へ移行後の１フレーム目の表示不良を次のフレームのリフレッシュ動作により、キャンセルして表示不良を防止することができる。 - 特許庁 - In a data writing method for the synchronous- type flash memory device with the shared system bus, the synchronous-type DRAM device is set firstly from a normal mode into a refresh mode.
システムバスを共有する同期型フラッシュメモリ装置のデータ書込み方法では、同期型ＤＲＡＭ装置が先ずノーマルモードからリフレッシュモードに設定される。 - 特許庁 - To provide a semiconductor memory device for decreasing the consumption of a peak current in the refresh operation of a low power semiconductor memory device having a plurality of banks.
複数のバンクを備えた低電力半導体メモリ装置のリフレッシュ動作の際、ピーク電流の消費を減らす半導体メモリ装置を提供する。 - 特許庁 - To provide an auto-refresh discharging mechanism that can discharge excess developer accompanying the revolution of a rotary body without driving for transporting out of the rotary body.
オートリフレッシュ排出機構において、回転体外部へ搬送する搬送駆動を持たずに、回転体の公転回転によって排出できる機構を提供する。 - 特許庁 - Refreshing is performed based on the refresh- address for a test by this application, next, normal read-out or write-in is performed based on the address for the second test.
この印加により、まず、テスト用リフレッシュアドレスに基づくリフレッシュが行われ、次いで、第２のテスト用アドレスに基づく通常の読出または書込が行われる。 - 特許庁 - The clocking time τ_0 is a differential amplifying time of a pair of bit lines at external access operation and the clocking time τ_1 is a differential amplifying time at external refresh-operation.
計時時間τＯは外部アクセス動作時のビット線対の差動増幅時間であり、計時時間τＩはリフレッシュ動作時の差動増幅時間である。 - 特許庁 - Block selection information RDATA which indicates necessity or needlessness of refresh in the block unit of a memory cell array is stored in latch means 20-1, 20-2.
ラッチ手段２０−１，２０−２には、メモリセルアレイのブロック単位にリフレッシュの要、不要を示すブロック選択情報ＲＢＤＡＴＡが格納される。 - 特許庁 - To provide a semiconductor memory apparatus and a refresh control method of the same in which an FBC (Floating Body Cell) technology is applied to a cell transistor of a memory core region.
本発明は、メモリコア領域のセルトランジスタにＦＢＣ技術を実現した半導体メモリ装置及びそのリフレッシュ制御方法を提供する。 - 特許庁 - To provide further improved intra refresh while maintaining video compression efficiency, and thus, to provide an apparatus and a method for improving video image quality.
映像圧縮効率を維持しながら、より向上したイントラリフレッシュを提供し、これにより映像クオリティを向上させる装置及び方法を提供すること。 - 特許庁 - A battery 5 loaded on an automatic conveyance vehicle is charged or discharged by being connected to a charging circuit 22 or a discharging circuit 23 of a refresh device 20.
自動搬送車に搭載されるバッテリ５は、リフレッシュ装置２０の充電回路２２や放電回路２３に接続され放電や充電が行なわれる。 - 特許庁 - The pass gate circuit, the self-refresh circuit including the same and the control method of the pass gate circuit are capable of operating stably in the transition phase of the input signal.
前記パスゲート回路とこれを備えるセルフリフレッシュ回路及びパスゲート回路の制御方法は入力信号のトランジション区間で安定的に動作しうる。 - 特許庁 - (a) A refresh-feeling substance of ≥1 kind selected from the group consisting of menthol, menthone, camphor, pulegol, isopulegol, cineole, peppermint oil, spearmint oil and eucaliptus oil.
（ａ）メントール、メントン、カンファー、プレゴール、イソプレゴール、シネオール、ハッカオイル、ペパーミントオイル、スペアーミントオイル及びユーカリプタスオイルからなる群より選ばれる１種以上の清涼感物質。 - 特許庁 - To provide a data processor, for which a timer circuit is not required for refresh control outside a DRAM, concerning the data processor provided with the DRAM.
ＤＲＡＭを含むデータ処理装置において、ＤＲＡＭ外部にリフレッシュ制御のためのタイマ回路を必要としないデータ処理装置を提供すること。 - 特許庁 - To provide an image forming apparatus can suppress the occurrence of image deletion while securing convenience by shortening user's waiting time when performing a refresh mode.
リフレッシュモード実行時のユーザの待ち時間を短くして利便性を確保しつつ、像流れの発生を抑制できる画像形成装置を提供する。 - 特許庁 - This refresh operation is carried out across several frames for part of lines in the single frame and prevents the flickering by refreshing the entire screen in the single frame.
このリフレッシュ操作は、１フレームで一部の行を対象に、数フレームかけておこない、全画面を１フレームでリフレッシュすることによるフリッカーを防止する。 - 特許庁 - Refresh operations are controlled by the signals ϕATD1 and read/write operations are controlled by the signals ϕATD2.
リフレッシュ動作はアドレス変化検出信号φＡＴＤ１により制御され、リード・ライト動作はアドレス変化検出信号φＡＴＤ２により制御される。 - 特許庁 - The clock generating part 130 receives the period control signal and generates a refresh clock whose period is calibrated in accordance with the operation temperature of the semiconductor memory device.
クロック発生部１３０は、周期制御信号を受信して半導体メモリ装置の動作温度に応じて周期が調節されるリフレッシュクロックを発生する。 - 特許庁 - To provide a memory circuit, in which refresh operation can be automatically performed inside, without the supply of a command from a memory controller in a normal state.
通常状態において、メモリコントローラからのコマンド供給なくても、内部で自動的にリフレッシュ動作を実行することができるメモリ回路を提供する。 - 特許庁 - In a refresh mode, the transistor circuits 1A, 1B hold second gate-source voltages of FG-MOSFET 11A, 11B in the two capacitors C.
ＭＯＳトランジスタ回路１Ａ，１Ｂでは、リフレッシュモードにおいて、２つのキャパシタＣにＦＧ−ＭＯＳＦＥＴ１１Ａ，１１Ｂの第２ゲート・ソース間電圧が保持される。 - 特許庁 - In the charger 1, a microcomputer 19 is incorporated in addition to a charging circuit, and a discharging circuit consisting of a refresh button 25, a charging relay 23, and a discharging resistor 24 is provided.
充電器１に、充電回路に加えマイクロコンピュータ１９を内蔵し、リフレッシュボタン２５、放電リレー２３、放電抵抗２４から成る放電回路を設けた。 - 特許庁 - To provide technology for improving the refresh characteristics of memory cells and reducing the occurrence of a kink phenomenon in the p- channel type MISFET of a peripheral circuit.
メモリセルのリフレッシュ特性を向上させ、周辺回路のｐチャネル型ＭＩＳＦＥＴのキンク現象の発生の低減させる技術を提供する。 - 特許庁 - A temperature measurement module TMP detects temperature, and outputs a signal according to detected temperature to a refresh counter RC and an access controller A_CONT.
温度計測モジュールＴＭＰは温度を検出し、検出した温度に応じた信号をリフレッシュカウンタＲＣとアクセスコントローラＡ＿ＣＯＮＴに出力する。 - 特許庁 - To synchronize the timing of the refresh of a memory loaded with a plurality of Rank, and to minimize deterioration in performance in a normal memory access.
複数Ｒａｎｋ搭載されたメモリのリフレッシュのタイミングを同期化することができるとともに、通常のメモリアクセスにおける性能低下を最小限に抑える。 - 特許庁 - To provide a semiconductor memory device which can effectively use a cache memory, without being restrained by refresh operation, when sense amplifier columns are used as the cache memory.
センスアンプ列をキャッシュメモリとして使用する場合、リフレッシュ動作に制約されることなくキャッシュメモリを有効活用し得る半導体記憶装置を提供する。 - 特許庁 - A register control circuit writes the inhibiting block information into the refresh register in accordance with an input from the outside during the access cycle of any one of the memory blocks.
レジスタ制御回路は、メモリブロックのいずれかのアクセスサイクル中に、外部からの入力に応じてリフレッシュレジスタに禁止ブロック情報を書き込む。 - 特許庁 - The refresh circuit 40 refreshes each of the plurality of memory cells 11 with some timer period by driving successively the plurality of word lines WL.
リフレッシュ回路４０は、複数のワード線ＷＬを順次駆動することによって、複数のメモリセル１１の各々をあるタイマー周期でリフレッシュする。 - 特許庁 - To accomplish an offset correction apparatus which is capable of performing offset correction, without requiring frequent refresh, while absorbing offset variation in small circuit scale.
頻繁なリフレッシュを必要とせず、小さな回路規模でオフセットばらつきを吸収してオフセット補正を行うことのできるオフセット補正装置を実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
