「sampling clock」を含む例文一覧(777)

1 2 3 4 5 6 7 8 9 10 11 .... 15 16 次へ＞
  • SAMPLING CLOCK GENERATING DEVICE
    サンプリングクロック発生装置 - 特許庁
  • SAMPLING CLOCK REPRODUCING CIRCUIT
    サンプリングクロック再生回路 - 特許庁
  • SAMPLING CLOCK GENERATION CIRCUIT
    サンプリングクロック生成回路 - 特許庁
  • SAMPLING CLOCK CONTROL CIRCUIT
    サンプリングクロック制御回路 - 特許庁
  • SAMPLING CLOCK GENERATION DEVICE AND SAMPLING CLOCK GENERATION SYSTEM
    サンプリングクロック発生装置およびサンプリングクロック発生システム - 特許庁
  • SAMPLING CLOCK GENERATING DEVICE AND SAMPLING CLOCK GENERATING METHOD
    サンプリングクロック発生装置及びサンプリングクロック発生方法 - 特許庁
  • SAMPLING CLOCK REPRODUCING CIRCUIT
    標本化クロック再生回路 - 特許庁
  • SAMPLING CLOCK AUTOMATIC ADJUSTMENT DEVICE
    サンプリングクロック自動調整装置 - 特許庁
  • To facilitate the sampling of a clock.
    クロックの抽出を容易にする。 - 特許庁
  • SAMPLING CLOCK GENERATOR OF BCA SIGNAL
    ＢＣＡ信号のサンプリングクロックジェネレータ - 特許庁
  • SAMPLING PROCESSOR, SAMPLING PROCESSING METHOD AND SAMPLING CLOCK JITTER CONTROL PROGRAM
    サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム - 特許庁
  • METHOD AND CIRCUIT FOR OVER-SAMPLING CLOCK RECOVERY
    オーバーサンプリングクロックリカバリ方法及び回路 - 特許庁
  • CIRCUIT FOR RECOVERING PHASE LOCKING SAMPLING CLOCK
    位相同期標本化クロック再生回路 - 特許庁
  • SAMPLING CLOCK SYNCHRONIZATION DEVICE, DIGITAL COHERENT RECEPTION DEVICE, AND SAMPLING CLOCK SYNCHRONIZATION METHOD
    サンプリングクロック同期装置、ディジタルコヒーレント受信装置およびサンプリングクロック同期方法 - 特許庁
  • SAMPLING CLOCK GENERATION CIRCUIT AND TELETEXT BROADCASTING DATA SAMPLING CIRCUIT
    サンプリングクロック生成回路及び文字放送データ抜き取り回路 - 特許庁
  • SAMPLING CLOCK CONTROLLER AND CONTROL METHOD
    サンプリングクロック制御装置および制御方法 - 特許庁
  • To provide a sampling clock generation circuit and teletext broadcasting data sampling circuit, in which a more accurate sampling clock can be generated from an input signal, without being affected by the accuracy of a slice level.
    入力信号から、スライスレベルの精度に影響されずにより正確なサンプリングクロックを生成する。 - 特許庁
  • SAMPLING CLOCK GENERATING DEVICE, STORAGE MEDIUM STORED WITH CONTROL PROGRAM FOR GENERATION OF SAMPLING CLOCK
    サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 - 特許庁
  • SAMPLING CLOCK FREQUENCY INFORMATION TRANSMISSION SYSTEM
    標本化クロック周波数情報伝送方式 - 特許庁
  • A sampling device is provided with a sampling circuit, and the sampling circuit is provided with a data input and a clock input.
    サンプリング・デバイスはサンプリング回路を備え、サンプリング回路は、データ・インプットとクロック・インプットを備える。 - 特許庁
  • OPTICAL CLOCK SAMPLING CIRCUIT AND OPTICAL COMMUNICATION SYSTEM
    光クロック抽出回路及び光通信システム - 特許庁
  • To provide a sampling clock generator of a BCA signal.
    ＢＣＡ信号のサンプリングクロックジェネレータの提供。 - 特許庁
  • The clock generation unit generates a clock by using the sampling frequency.
    クロック生成部は、上記サンプリング周波数を用いてクロックを生成する。 - 特許庁
  • A sampling circuit 85 samples the dot data in the selected sampling clock.
    サンプリング回路８５が選択されたサンプリングクロックでドットデータをサンプリングする。 - 特許庁
  • To reduce jitters of a sampling clock and a data symbol clock, which are accompanied by band narrowing, in sampling processing.
    サンプリング処理において、狭帯域化に伴うサンプリングクロックとデータシンボルクロックとのジッタを低減する。 - 特許庁
  • The sampling clock circuit 106 outputs a second clock at a frequency lower than that of the first clock.
    サンプリングクロック回路１０６は、第１クロックより低い周波数の第２クロックを出力する。 - 特許庁
  • The sampling clock of N combinations of delay times to a reference clock is generated.
    基準クロックに対してNとおりの遅延時間のサンプリングクロックを発生する。 - 特許庁
  • The reference timing is the start timing of the sampling clock.
    基準タイミングはサンプリングクロックの開始タイミングとする。 - 特許庁
  • A clock control section 109 controls a sampling clock generating section 108 for sounds and changes a sampling clock for sounds at an arbitrary speed.
    クロック制御部１０９が音声用サンプリングクロック発生部１０８を制御し、音声用サンプリングクロックを任意の速度に変更する。 - 特許庁
  • A sampling clock generating part 3 generates a sampling clock 50 synchronized with a dot clock from a synchronizing signal 52 and the control signal 54.
    サンプリングクロック発生部３では、同期信号５２と制御信号５４とによってドットクロックに同期したサンプリングクロック５０を生成する。 - 特許庁
  • A sampling clock generation circuit 83 generates eight sampling clocks whose phases are different from each other, and a selection circuit 84 selects the sampling clock whose phase is the most separate from the sampling clock in which the synchronization pulse can not be sampled out of the eight sampling clocks as an optimum sampling clock.
    サンプリングクロック生成回路８３が互いに位相が異なる８個のサンプリングクロックを生成し、選択回路８４が、８個のサンプリングクロックのち、同期パルスをサンプリングすることができなかったサンプリングクロックから最も位相が離れたサンプリングクロックを最適なサンプリングクロックとして選択する。 - 特許庁
  • RECEPTION APPARATUS, AND SAMPLING CLOCK CONTROL METHOD OF REPEATER
    受信装置、中継装置のサンプリングクロック制御方法 - 特許庁
  • MEMORY DEVICE, HOST DEVICE, AND SAMPLING CLOCK ADJUSTING METHOD
    メモリデバイス、ホストデバイスおよびサンプリングクロックの調整方法 - 特許庁
  • A latch part 105 calculates a difference between the count value at the last sampling clock and the count value at the present sampling clock.
    ラッチ部105は、１つ前のサンプリングクロックにおけるカウント値と現サンプリングクロックにおけるカウント値との差を演算する。 - 特許庁
  • A sampling clock is jointed to a gate node of each FET.
    サンプリングクロックは各ＦＥＴのゲートノードに結合される。 - 特許庁
  • To generate a sampling clock for serial A/D conversion.
    シリアルＡ／Ｄ変換用のサンプリングクロックを発生させる。 - 特許庁
  • HETERODYNE-BASED OPTICAL SPECTRUM ANALYSIS USING DATA CLOCK SAMPLING
    データクロックサンプリングを用いたヘテロダインベース光スペクトラム分析 - 特許庁
  • The sampling synchronization part detects a phase shift of a sampling clock from a signal after compensation of the spectrum constriction, and adjusts the phase of the sampling clock to synchronize a sampling timing.
    サンプリング同期化部は、スペクトル狭窄化の補償後の信号から、サンプリングクロックの位相ずれを検出して、サンプリングクロックの位相を調整し、サンプリングタイミングの同期をとる。 - 特許庁
  • A generating part 28 uses the sampling data in each sampling clock and generates phase comparison data showing the shift of a phase from the carrier of the sampling clock.
    生成部２８は、サンプリングクロックごとに、サンプリングデータを用いて、サンプリングクロックのキャリアに対する位相のずれを示す位相比較データを生成する。 - 特許庁
  • A sampling clock oscillator 4 oscillates a sampling clock S3, whose speed is a multiple of about 2N (N is an integer 2 or larger) of a speed of a clock of the unipolar signal S2.
    サンプリングクロック発振器４ユニポーラ信号Ｓ２のクロックのほぼ２^N （Ｎは２以上の整数）倍の速度のサンプリングクロックＳ３を生じる。 - 特許庁
  • In an ADC 16, a high speed sampling is performed following a sampling clock 100.
    ＡＤＣ１６においてサンプリングクロック１００に従って高速サンプリングが実行される。 - 特許庁
  • A sampling clock synchronization device has an A/D converter, a filter part, and a sampling synchronization part.
    サンプリングクロック同期装置は、Ａ／Ｄコンバータ、フィルタ部およびサンプリング同期化部を備える。 - 特許庁
  • CLOCK REGENERATION METHOD DURING SAMPLING OF DIGITAL FORM SIGNAL
    ディジタル形式信号の標本化中のクロック再生方法 - 特許庁
  • To provide an improved sampling clock generating device.
    改良されたサンプリングクロック発生装置を提供すること。 - 特許庁
  • METHOD FOR ADJUSTING SAMPLING CLOCK IN NYQUIST A-D CONVERTER
    ナイキストＡ／Ｄ変換器におけるサンプリングクロック調整方法 - 特許庁
  • To enable sampling clock control suppressing video disturbances.
    映像乱れを抑えたサンプリングクロック制御を可能とすること。 - 特許庁
  • SAMPLING CLOCK GENERATION CIRCUIT AND ALTERNATING CURRENT SIGNAL MEASURING DEVICE
    サンプリングクロック生成回路および交流信号測定装置 - 特許庁
  • A/D CONVERTER AND DUTY CONTROL METHOD OF SAMPLING CLOCK
    Ａ／Ｄ変換器およびサンプリングクロックのデューティ制御方法 - 特許庁
  • SAMPLING CLOCK GENERATION CIRCUIT, IMAGE READING DEVICE AND ELECTRONIC APPARATUS
    サンプリングクロック生成回路、画像読取装置及び電子機器 - 特許庁
  • METHOD FOR AUTOMATICALLY ADJUSTING PHASE OF SAMPLING CLOCK AND DISPLAY DEVICE
    サンプリングクロックの自動位相調整方法及び表示装置 - 特許庁
1 2 3 4 5 6 7 8 9 10 11 .... 15 16 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.