「second layer」を含む例文一覧(21455)
＜前へ 1 2 .... 402 403 404 405 406 407 408 409 410 .... 429 430 次へ＞- In the LED, the specific resistance of the GaN substrate 1 is 0.5 Ωcm or less, the side of the P-type Al_xGa_1-xN layer 5 is down-mounted, and light is emitted from a second principal surface 1a opposite to the first principal surface of the GaN substrate 1.
このＬＥＤでは、ＧａＮ基板１の比抵抗が０．５Ω・ｃｍ以下であり、ｐ型Ａｌ_xＧａ_1-xＮ層５の側をダウン実装し、ＧａＮ基板１の第１の主表面と反対側の主表面である第２の主表面１ａから光を放出する。 - 特許庁 - The first photodetector 4 is aligned to receive light made incident through the light exit opening into the hollow body at both the positions, and the second photodetector 5 is aligned to receive light scattered by the diffusion/scatter layer at both the positions.
第１光検出器４は両位置において光出口開口部を通って中空体の中に入射する光を受信するよう整列され、第２光検出器５は両位置において拡散散乱層による散乱光を受信するよう整列される。 - 特許庁 - The resin layer 6 includes an optical path conversion part 10 in which first and second lens parts 11 and 12 are stacked, provided at a position covering the light-receiving element 3; and a fixing mechanism 7 for attaching an optical fiber 14 to the vicinity of the optical path conversion part 10 via a ferrule 13.
樹脂層６には、受光素子３を覆う位置に第１，第２のレンズ部１１，１２を積み重ねた光路変換部１０を設けると共に、光路変換部１０の近傍にフェルール１３を介して光ファイバ１４を取り付ける固定機構７を設ける。 - 特許庁 - An insulating film laminate 8 wherein the first insulating film 1 to the sixth insulating film 6 are laminated is formed on a substrate, and the first layer internal wire 21 comprising copper electrically insulated from the substrate is formed inside the second insulating film 2.
基板の上に第１の絶縁膜１から第６の絶縁膜６が積層された絶縁膜積層体８が形成されており、第２の絶縁膜２の内部には、基板と電気的に絶縁された銅からなる第１の層内配線２１が形成されている。 - 特許庁 - After a first wiring is formed by selectively removing a part of the first interlayer insulating film 204, the first metal layer 203, and the insulating film 202 through photolithography and dry-etching, a second interlayer insulating film 212 is formed using a plasma CVD device.
フォトリソグラフィーとドライエッチングとによって第１の層間絶縁膜２０４と第１の金属層２０３と絶縁膜２０２の一部とを選択的に除去して、第１の配線を形成した後、プラズマＣＶＤ装置を使用して第２の層間絶縁膜２１２を形成する。 - 特許庁 - A first contact hole 46 that communicates with one of the source area 34 and the drain area 36, and a recessed part 48 that is on the upside of the gate electrode 28 but does not communicate with the gate electrode 28 are simultaneously formed in the second insulating layer 42 by dry etching.
第２の絶縁層４２に、ソース領域３４及びドレイン領域３６の一方に連通する第１のコンタクトホール４６と、ゲート電極２８の上方であるがゲート電極２８に連通しない凹部４８を同時にドライエッチングによって形成する。 - 特許庁 - The accumulative fluorescent sheet 12 has a frame member 18 covering a fluorescent layer 16 at its four sides and a back-scattered ray preventing lead sheet 28 replaceably attached via a double-sided tape to a second recessed portion 22 formed in the frame member 18.
蓄積性蛍光体シート１２は、蛍光体層１６の４辺を覆って枠部材１８を設けるとともに、この枠部材１８に形成された第２凹部２２には、バック散乱線防止用の鉛シート２８が、両面テープ３０を介して交換自在に取り付けられる。 - 特許庁 - A third thin film transistor includes a gate electrode connected to an (N+1)th gate line, a semiconductor layer overlapping with the gate electrode, a source electrode connected to the second sub pixel electrode and partially overlapping with the gate electrode, and a drain electrode facing the source electrode.
第３薄膜トランジスタは、第ｎ＋１ゲートラインに接続されたゲート電極、ゲート電極と重畳する半導体層、第２サブ画素電極に接続されゲート電極と一部分が重畳するソース電極、及びソース電極と対向するドレイン電極を含む。 - 特許庁 - The semiconductor light emitting element has the conductive oxide film formed of oxide including at least one type of element selected from a group consisting of at least zinc, indium, tin, and magnesium; and an oxide film including a second element B on the surface of the semiconductor layer.
この半導体発光素子は、半導体層の表面に、少なくとも亜鉛、インジウム、スズ及びマグネシウムよりなる群から選択された少なくとも一種の元素を含む酸化物よりなる導電性酸化物膜と、第２の元素Ｂを含む酸化物膜とを有する。 - 特許庁 - This patch having an adhesive layer on at least one side of the support is obtained by crosslinking the first polymer having butadiene skeleton portions and the second polymer different from the first polymer in the presence of an organic peroxide.
支持体の少なくとも片面に粘着剤層を備える貼付剤であって、粘着剤層がブタジエン骨格部分を有する第一ポリマーと、第一ポリマーと異なる第二ポリマーとを、有機過酸化物の存在下で架橋して得られることを特徴とする、貼付剤。 - 特許庁 - The manufacturing method contains a first process forming the gas diffusion electrode with a catalyst layer on a substrate, and a second process joining the gas diffusion electrode to both surfaces of the polymer electrolyte membrane and then peeling and removing the substrate.
また、その製造方法は、基材上で触媒層付きの上記ガス拡散電極を得る第１工程と、高分子電解質膜の両面にこのガス拡散電極を接合した後、基材を剥離除去する第２工程とを有することを特徴とするものである。 - 特許庁 - The substrate 10 is formed by a dielectric, namely ceramic, a plurality of electrodes are laminated inside while sandwiching a dielectric layer, and the first electrode 14 and the second electrode 16 are connected to the laminated electrodes, thus composing a capacitor.
基体１０は誘電体であるセラミックで形成され、その内部には複数の電極が誘電体層を挟んで積層されており、第１電極１４と第２電極１６が、積層された電極にそれぞれ接続されることにより、キャパシタを構成する。 - 特許庁 - The method for manufacturing the photovoltaic device comprises the steps of sequentially laminating a first transparent conductive film 2a, a metal thin film 2b and a second transparent conductive film 2c on an insulating substrate 1 having a transparency to form a rear surface electrode 2, and further laminating a semiconductor layer 3 on the rear surface electrode 2.
透光性を有する絶縁性基板１に第１透光性導電膜２ａ、金属薄膜２ｂ、第２透光性導電膜２ｃを順次積層して裏面電極２を形成し、さらに裏面電極２上に半導体層３を積層する。 - 特許庁 - An input panel 6 is constituted so that a first sensor substrate 4a and a second sensor substrate 4b electrically connected to each other are arranged oppositely across an electrical field shielding layer 5, wherein liquid crystal panels 1 and 2 are laminated and arranged respectively at the outer face sides of the both sensors substrates 4a and 4b.
互いに電気的に接続された第１センサ基板４ａと第２センサ基板４ｂとを、電界遮蔽層５を挟んで対向配置して入力パネル６とし、前記両センサ基板４ａ、４ｂの外面側にそれぞれ液晶パネル１，２を積層配置する。 - 特許庁 - In the formation of first and second metal cap films MC1, MC2, a hydrogen radial is supplied to the surface of a substrate S, surface treatment, namely the etching of particulates and terminal treatment to unbonded hands are executed, and the further reduction treatment of an oxide layer is executed.
第１メタルキャップ膜ＭＣ１と第２メタルキャップ膜ＭＣ２とが成膜される際に、まず基板Ｓの表面に水素ラジカルが供給されて、表面処理である微粒子のエッチング処理や未結合手への末端処理、さらには酸化層の還元処理が実行される。 - 特許庁 - A three-layer structure, where a plurality of functional parts 10 are held between the first glass board 33 and the second glass board 35 and a bank part 32 is made to surround an all-electronic-component-formed-area where the functional parts 10 are made and whose inside is sealed, is made.
複数の機能部１０を第１ガラス基板３３と第２ガラス基板３５の間に保持すると共に機能部１０が形成された全部の電子部品形成領域を囲んで堰堤部３２を形成して内部を封止した三層構造体とする。 - 特許庁 - Meanwhile, a part 23a of the floor face 23 is elevated in accordance with the change of the first building external wall Xa side to the higher ceiling level L1, at a corner of the hall 22 of the second floor layer to form a storage space 32 of which the ceiling 24 height L2 is lowered.
一方、２階の階層のホールの一角に、第１建物外壁側が高い天井高に変更されるのに伴い床面23の一部23a を高所に変更させて天井24までの高さを低い天井高L2に変更した収納空間32を形成する。 - 特許庁 - Further, a through-hole 4 is bored in part of the second magnetic body 2 with the higher relative permeability disposed as the outermost layer, and at least part of the capacity that the through-hole occupies is filled with a resin or a magnetic resin obtained by mixing the resin and magnetic powder.
また、最外層に配置する高い比透磁率を有する第２の磁性体２の一部に貫通穴４を形成し、この貫通穴が占める容積の少なくとも一部に、樹脂もしくは樹脂と磁性粉末を混合した磁性樹脂が充填されている。 - 特許庁 - A light absorption layer 6 having a first light passage opening 6a through which the light L1 traveling to the spectroscopic portion 3 passes and a second light passage opening 6b through which the light L2 traveling to the light detection portion 41 passes is formed on the front surface 2a.
前面２ａには、分光部３に進行する光Ｌ１が通過する第１の光通過開口６ａ、及び光検出部４１に進行する光Ｌ２が通過する第２の光通過開口６ｂを有する光吸収層６が形成されている。 - 特許庁 - Liquid crystal molecules 30a of the liquid crystal layer 30 inside an alignment controlling region T1 in which the first, the second and the third regions are arrayed in this order along a desired direction vary the alignment directions so as to incline to a single direction under voltage application.
第１、第２および第３領域は所望の方向に沿ってこの順に配列された配向規制領域Ｔ１内の液晶層３０の液晶分子３０ａは、電圧印加時に単一の方向に傾斜するように配向方向を変化する。 - 特許庁 - At least one part of an end surface 710 of the light-emitting part 71 in a second direction, crossing at almost right angles with a first direction along a central axis of a light flux which transmits the reflection-type polarized light layer 715 is covered by a reflecting part 72, which reflects an incident light flux.
そして、反射型偏光層７１５を透過する光束の中心軸に沿った第１方向に対して略直交する第２方向の発光部７１の端面７１０のうち、少なくとも一部を、入射光束を反射する反射部７２で覆った。 - 特許庁 - This method for polishing a substrate comprises the steps of first polishing a copper or a copper alloy having a polishing liquid having a pH of 3 or less and a concentration of an oxidizer of a conductor of 1.5 to 10 wt.%, and second polishing a barrier layer with the liquid of the concentration of the oxidizer regulated to 0.01 to 3 wt.%.
研磨液のｐＨが３以下であり、導体の酸化剤の濃度を第１工程の銅または銅合金の研磨では１．５〜１０重量％、第２工程のバリア層の研磨では０．０１〜３重量％に調整する基板の研磨方法を用いる。 - 特許庁 - A pixel includes a 4-divided domain D where first, second, third, and fourth domains (D1 to D4) different by orientation directions of liquid crystal molecules 30a placed in the vicinity of the center in the thickness direction of a liquid crystal layer are arranged, in this order in a certain direction.
絵素は、液晶層の厚さ方向の中央付近に位置する液晶分子３０ａの配向方向が互いに異なる第１、第２、第３および第４ドメイン（Ｄ１〜Ｄ４）がある方向に沿ってこの順に配列された４分割ドメインＤを含む。 - 特許庁 - Further, the device includes a first light shielding section 11a disposed in a layer different from the gate electrode over an insulating film 41a, at least partially overlapping the first and the second LDD regions, and electrically connected to the gate electrode.
更に、ゲート電極と、絶縁膜（４１ａ）を介して互いに異なる層に配置されており、第１及び第２のＬＤＤ領域と少なくとも部分的に重なるように形成されると共にゲート電極と電気的に接続された第１遮光部（１１ａ）を備える。 - 特許庁 - The heater X1 equipped with a substrate 1 composed of a first face 10 and a second face 11 and with heating elements 2, 3 arranged at the side of the first face 10 of the substrate 1 is provided further with a high thermal conductive layer 6A with higher thermal conductivity than the substrate 1.
第１面１０および第２面１１を有する基板１と、この基板１の第１面１０側に設けられた発熱体２，３と、を備えた加熱ヒータＸ１において、基板１よりも熱伝導率の高い高熱伝導層６Ａをさらに設けた。 - 特許庁 - In a surface layer in a fourth n region 5 as a first n region 2 as a drain drift region, a low-ON resistance region of high density connected a second n region 3 as a source region and a third n region 4 as a drain region is formed thin and long.
ドレインドリフト領域である第１ｎ領域２の表面層に、ソース領域である第２ｎ領域３と、ドレイン領域である第３ｎ領域４とに接続する高濃度の低オン抵抗領域である第４ｎ領域５を細長形状に形成する。 - 特許庁 - A body region 4 is provided on a part of the drift layer 3, has a channel 41 switched by a gate electrode 93, and has an impurity concentration N_1b of the first conductivity type and an impurity concentration N_2b of a second conductivity type larger than the impurity concentration N_1b.
ボディ領域４は、ドリフト層３の一部の上に設けられ、ゲート電極９３によってスイッチングされるチャネル４１を有し、第１導電型の不純物濃度Ｎ_1bと、不純物濃度Ｎ_1bよりも大きい第２導電型の不純物濃度Ｎ_2bとを有する。 - 特許庁 - The bit conductive layer 80 connects the first impurity regions 24 of the nonvolatile memory 100 arranged in i row [j+1] column electrically with the second impurity regions 34 of the nonvolatile memory 100 arranged in [i+1] row [j+1] column.
ビット導電層８０は、ｉ行［ｊ＋１］列に配置された不揮発性記憶装置１００の第１不純物領域２４と、［ｉ＋１］行［ｊ＋１］列に配置された不揮発性記憶装置１００の第２不純物領域３４とを電気的に接続する。 - 特許庁 - A semiconductor layer is grown by selective epitaxial growth on a surface of a substrate 10 appearing on only an opening part T of a part in which an opening part T1 due to the first etching and an opening part T2 due to the second etching intersect, and finally a semiconductor device surface is flattened.
第１のエッチングによる開口部T１と第２のエッチングによる開口部T２が交差する部分の開口部Tにのみ現れる基板10の表面に、選択エピタキシャル成長により半導体層を成長させ、最後に半導体装置表面を平坦化する。 - 特許庁 - Accordingly, the second material gas containing the indium compound is decomposed based on near field light generated in accordance with the shapes of the columnar nano-structures 13, and a group III-V compound semiconductor layer 15 grows on the outer surfaces of the columnar nano-structures 13.
これによって、柱状ナノ構造体１３の形状に応じて発生させられる近接場光に基づき、インジウム化合物を含む第２の原料ガスが分解され、III-Ｖ族化合物半導体層１５が柱状ナノ構造体１３の外面上に成長される。 - 特許庁 - An active region 2 is formed in a surface layer of a first principal plane 101 of a semiconductor substrate 100, and trenches 3 are formed in a rear face 102 which is a second principal plane, to turn the rear face 102 uneven (concave where trenches are formed and convex where trenches are not formed).
半導体基板１００の第１主面１０１の表面層に活性領域２を形成し、第２主面の裏面１０２にトレンチ溝３を形成し、裏面１０２を凹凸（トレンチ溝が形成された箇所が凹、形成されない箇所が凸）にする。 - 特許庁 - A light emitting part 20 includes a light emitting layer 26 which emits irradiation light IL, a first electrode 22 which transmits the irradiation light IL and reflected light RL, and second and third electrodes 24 which shield the irradiation light IL and the reflected light RL and are provided away from each other.
発光部２０は、照射光ＩＬを発する発光層２６と、照射光ＩＬと反射光ＲＬを透過する第１電極２２と、照射光ＩＬと反射光ＲＬを遮光すると共に互いに離間して設けられた第２，第３電極２４とを備える。 - 特許庁 - A display area A1 where a plurality of pixels 10P are arranged and a non-display area A2 surrounding the display area A1 are arranged in a liquid crystal display device, in which a liquid crystal layer LC 1 is sandwiched between a first transparent substrate 10 and a second transparent substrate 20.
第１の透明基板１０と第２の透明基板２０に液晶層ＬＣ１が挟まれた液晶表示装置において、複数の画素１０Ｐが配置された表示領域Ａ１と、表示領域Ａ１を囲む非表示領域Ａ２が配置されている。 - 特許庁 - The cold storage agent pack is prepared by sealing the cold storage agent and a second nonwoven fabric in a water-impermeable bag made of, e.g., polyethylene, polyvinyl chloride, or nylon, the non water-impermeable bag having a double-ply or two-layer structure, and forming a first nonwoven fabric on the outer surfaces of the top and bottom of the water-impermeable bag.
また、保冷剤パックは保冷剤と第２の不織布をポリエチレン、ポリ塩化ビニール、ナイロンなどの非透水性袋内に密封して形成し、非透水性袋は２枚重ねの２層構造にし、非透水性袋の上下面に第１の不織布を設ける。 - 特許庁 - A second deodorization apparatus comprises a measurement means capable of measuring a pH value of treatment water stored in a water storage part 6 and a supply means for supplying ammonia either between a packed-layer 3 and the water storage part 6 or to the water storage part 6.
第２の脱臭装置は、貯水部６に滞留している処理水のｐＨ値を測定することのできる測定手段、及び充填層３と貯水部６との間に、あるいは、貯水部６中に、アンモニアを供給することのできる供給手段を有している。 - 特許庁 - The method includes a step to form a buried oxide layer BOX at the logic circuit part 18 of a substrate, which is not masked by a first mask, by injecting oxygen and a step to apply etching to isolation trenches inside the array part 17 and the logic circuit part 18 by a second mask.
酸素を注入して、第１のマスクによってマスクされていない基板の論理回路部分１８に埋設酸化物層ＢＯＸを形成するステップと、第２のマスクでアレイ部分１７と論理回路部分１８内の分離トレンチにエッチングを施すステップを含む。 - 特許庁 - An upper groove 110 is formed by etching and removing only a third insulation film 108 among a cap layer 104 deposited on a lower interconnection 101, a first insulation film 105, an intermediate stopper film 10, a second insulation film 107 and the third insulation film.
下層配線１０１上に積層されたキャップ層１０４、第１の絶縁膜１０５、中間ストッパ膜１０６、第２の絶縁膜１０７及び第３の絶縁膜１０８のうち、第３の絶縁膜１０８のみをエッチング除去して上溝１１０を形成する。 - 特許庁 - Thereby current poured from an electrode of the emission surface side is diffused efficiently, and luminous efficiency is improved, without deteriorating crystal quality of the whole pn junction by film-thickening/heavily doping the whole second upper clad layer 6.
これにより、第２上クラッド層６全体を厚膜化・高濃度化することによるｐｎ接合全体の結晶品質の低下を伴うことなく、発光面側の電極から注入された電流を効率よく拡散し、発光効率を向上させることができる。 - 特許庁 - This method for forming the plating resist layer comprises a process for forming an electrolytic latent image on the first resist layer formed on the first metallic conductive layer, a process for forming the second resin layer on the first resist layer at the section equivalent to the circuit non-formation part, and a process for removing the first resist layer equivalent to the circuit formation part.
貫通孔および／または非貫通孔を有していても良い絶縁性基板表面に第一金属導電層を設け、回路未形成部にめっきレジスト層を形成する工程と、電解めっきを行って第一金属導電層が露出する部分の表面に第二金属導電層を形成する工程と、該めっきレジスト層を除去する工程と、該めっきレジスト層下の第一金属導電層をエッチング除去して回路を形成する工程とからなる回路基板の製造方法において、第一金属導電層上に設けた第一樹脂層上に静電潜像を形成する工程、回路未形成部に相当する部分の第一樹脂層上に第二樹脂層を形成する工程、回路形成部に相当する第一樹脂層を除去する工程により、該めっきレジスト層を形成することを特徴とする回路基板の製造方法。 - 特許庁 - The display includes an insulation substrate, a source electrode 50 and a drain electrode 60 disposed on the insulation substrate and distanced from each other and including a channel area interposed therebetween, a wall exposing portions of the source electrode and the drain electrode, and defining an opening area surrounding the channel area, and an organic semiconductor layer covering the channel area, and comprising a first sub layer and a second sub layer having different grain sizes.
本発明による表示装置は、絶縁基板と、前記絶縁基板上に形成されておりチャンネル領域を介して離隔配置されているソース電極およびドレイン電極と；前記ソース電極および前記ドレイン電極を少なくとも一部分露出させながら、前記チャンネル領域を囲んでいる開口領域を定義する隔壁と、前記チャンネル領域を覆っており、結晶粒の大きさが互いに異なる第１サブ層と第２サブ層を有する有機半導体層と、を含むことを特徴とする。 - 特許庁 - A method of controlling driving of a micro machine device 11 having first and second electrodes 24 and 25 and a dielectric layer 26 between them contains steps of applying a control voltage VC between the first and second electrodes 24 and 25, generating an electrostatic force on the electrodes 24 and 25, causing the first electrode 24 or the second electrode 25 to move, and reversing the polarities of the control voltage VC within a predetermined cycle.
互いに対向する第１の電極２４と第２の電極２５を有しかつそれらの間に誘電体層２６が形成されてなるマイクロマシンデバイス１１の駆動制御方法であって、第１の電極２４と第２の電極２５との間に制御電圧ＶＣを加えることによって、第１の電極２４と第２の電極２５とに静電力を作用させて第１の電極２４または第２の電極２５を変位させるとともに、制御電圧ＶＣの正負極性を所定の周期以内で反転させる。 - 特許庁 - The calcium hydroxide is produced by precipitating calcium hydroxide by subjecting to high temperature and pressure steam-curing a metallic material which has an electrodeposition-coated layer formed by electrodeposition-coating and a second coated layer formed by using a composition containing calcium silicate and a cementous coating containing a cement reaction inhibitor inhibiting hydration of the cement on the surface.
本発明の水酸化カルシウムの製造方法は、電着塗装により形成した電着塗膜層と、ケイ酸カルシウム含有組成物およびセメントの水和反応を抑制するセメント反応抑制剤を含むセメント系塗料を用いて形成した第２の塗膜層とを表面に有する金属基材を、高温高圧蒸気養生することにより前記金属基材の表面に水酸化カルシウムを析出させることを特徴とする。 - 特許庁 - The electrochemical display element 100 comprises a first transparent electrode 30, an electrolytic layer 20 capable of inducing a reaction of forming and erasing a metal mirror surface on the first transparent electrode 30 by electrochemical reduction/oxidation and by associating precipitation and dissolution, and a second electrode 10 disposed to interpose the electrolytic layer 20 with the first transparent electrode 30.
本発明の電気化学表示素子１００は、第１の透明電極３０と、 電気化学的な還元酸化とこれに伴う析出溶解とにより、前記第１の透明電極３０の上に金属鏡面の形成および消去反応を実施可能な電解質層２０と、 前記第１の透明電極３０と前記電解質層２０を挟さむように設けられた第２の電極１０と、を含む。 - 特許庁 - Further, the package for the two-component developer includes a lamination structure in which at least two resin layers are laminated, wherein a first resin layer is made of a resin containing at least polyglycolic acid, and a second resin layer is made of a resin containing at least one selected from polylactic acid, polybutylene succinate and copolymerized polyester of 3-hydroxy butyric acid and 3-hydroxy hexanoic acid.
また、二成分現像剤用包装体は、少なくとも２つの樹脂層が積層されてなる積層構造を有し、第１の樹脂層が少なくもポリグリコール酸を含有する樹脂よりなり、第２の樹脂層が、ポリ乳酸、ポリブチレンサクシネート、および、３−ヒドロキシ酪酸と３−ヒドロキシヘキサン酸とによる共重合ポリエステルから選ばれる少なくとも１種を含有する樹脂よりなる構成とすることができる。 - 特許庁 - The organic electroluminescent element comprises insulation films 12 formed on a substrate 1 and transistors 100, 200, a metal protection film 10 formed on the insulation film 12 at a non-light emitting area, a first electrode 11 formed on the insulation film 12 at a light emitting area 3, a light emitting layer formed on the first electrode , and a second electrode formed on the light emitting layer.
本発明に係る有機電界発光素子は、基板１及びトランジスタ１００、２００の上に形成された絶縁膜１２と、非発光領域の絶縁膜１２の上に形成された金属保護膜１０と、発光領域３の絶縁膜１２の上に形成された第１電極１１と、第１電極１１の上に形成された発光層と、発光層上に形成された第２電極を含む。 - 特許庁 - This cooling block is fabricated by joining a first aluminum base material and a second aluminum base material in a heating environment containing oxygen with zinc between the base materials, while a concave for forming a coolant channel is machined on either or both of the base materials so that a diffusion bonding layer with zinc diffused in aluminum and an anti-corrosion layer made of zinc oxidized films can be formed simultaneously.
各々アルミニウムからなり、少なくともそれらの一方に冷却液の流路形成用の凹部が加工されている第１の母材及び第２の母材を、両者の間に亜鉛を介在させた状態で酸素を含む加熱雰囲気下で接合することにより、亜鉛がアルミニウム中に拡散された拡散接合層と亜鉛酸化膜からなる防食層とが同時に形成されることにより冷却ブロックを形成する。 - 特許庁 - A thickness of the first dielectric layer (15a) and/or a width of the gap D1 are set smaller than a thickness of the second dielectric layer (15a) and/or a width of the gap D2.
プラズマディスプレイパネルは、走査電極１２と共通電極Ａとの間の間隙Ｄ１を含む領域を覆う第１の誘電体層（１５ａ）と、走査電極１２と共通電極Ｂとの間の間隙Ｄ２を含む領域を覆う第２の誘電体層（１５ａ）とを有しており、第１の誘電体層の厚さ及び／又は間隙Ｄ１の幅が、第２の誘電体層の厚さ及び／又は間隙Ｄ２の幅よりも小さく設定される。 - 特許庁 - In a variable-capacity capacitor, a MOS capacitor is subjected to VCO configuration, where it has a conductor layer 53 that becomes one electrode via a capacity insulation film 54 on a first conductivity type semiconductor region 51 that becomes the other electrode and has a second conductivity type impurity region 52 near a surface close to a region that opposes the conductor layer 53 of the first-conduction-type semiconductor substrate 51.
一方の電極となる第１導電型半導体領域５１上に容量絶縁膜５４を介して他方の電極となる導電体層５３を有し、前記第１導電型半導体基板５１の前記導電体層５３に対向する領域に近接した表面近傍に第２導電型不純物領域５２を有するＭＯＳ型キャパシタをＶＣＯを構成する可変容量キャパシタとする。 - 特許庁 - The semiconductor integrated circuit device is equipped with: first and second cells having an identical layout structure; a constant first power wiring which is disposed to a power layer and is fed with a first power voltage constantly; a provisional first power wiring disposed to the power layer; and a switch cell switching conduction and non-conduction between the constant first power wiring and the provisional first power wiring.
半導体集積回路装置は、同一のレイアウト構造を有する、第１セル及び第２セルと、電源層に配置され、第１電源電圧が常時印加される、常時第１電源配線と、前記電源層に配置された、一時的第１電源配線と、前記常時第１電源配線と前記一時的第１電源配線との間の導通及び非導通を切り替える、スイッチセルとを具備する。 - 特許庁 - The anisotropic conductive film 21 for electrically connecting a first electronic component 11 having a terminal 10 formed thereon to a second electronic component 13 having a terminal 12 formed thereon includes: a conductive particle-containing layer 22 containing a radical hardener, an acrylic resin, an epoxy resin and conductive particles 20; and an insulating adhesive layer 23 containing a cationic hardener, an epoxy resin, an acrylic resin, and a radical hardener.
端子１０が形成された第１の電子部品１１と、端子１２が形成された第２の電子部品１３とを電気的に接続する異方性導電フィルム２１において、ラジカル系硬化剤と、アクリル樹脂と、エポキシ樹脂と導電性粒子２０とを含有する導電性粒子含有層２２と、カチオン系硬化剤とエポキシ樹脂とアクリル樹脂とラジカル系硬化剤とを含有する絶縁性接着層２３とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
