「sequential circuit」を含む例文一覧(223)

1 2 3 4 5 次へ>
  • SEQUENTIAL CIRCUIT
    順序回路 - 特許庁
  • SEQUENTIAL LOGIC CIRCUIT
    順序論理回路 - 特許庁
  • SEQUENTIAL SCAN CONVERTING CIRCUIT
    順次走査変換回路 - 特許庁
  • SEQUENTIAL TRIGGER DISCRIMINATION CIRCUIT
    シーケンシャルトリガ判定回路 - 特許庁
  • SEQUENTIAL CIRCUIT AND LOGIC SYNTHESIS CIRCUIT
    順序回路および論理合成装置 - 特許庁
  • METHOD FOR GENERATING LADDER SEQUENTIAL CIRCUIT
    ラダーシーケンス回路の作成方法 - 特許庁
  • SEQUENTIAL CIRCUIT AND DIAGNOSING APPARATUS THEREFOR
    順序回路とその診断装置 - 特許庁
  • COLOR SEQUENTIAL LED DRIVING CIRCUIT
    色順次式LED駆動回路 - 特許庁
  • FIELD SEQUENTIAL SIGNAL CONVERTING CIRCUIT
    フィールドシーケンシャル信号変換回路 - 特許庁
  • SEQUENTIAL COUNTER, COUNTER NETWORK AND SEQUENTIAL SIGNAL DISTRIBUTION CIRCUIT
    連動式カウンタ、カウンタネットワーク及び連動式信号分配回路 - 特許庁
  • A sequential circuit 1 is connected to a sequential circuit 2, which are the objects of the equivalence inspection to obtain a sequential circuit C (S1-S3).
    等価検証の対象の順序回路1と順序回路2とを結合し、順序回路Cを得る(S1〜S3)。 - 特許庁
  • SEQUENTIAL CIRCUIT AND ACCELERATION METHOD THEREOF
    順序回路及びその高速化方法 - 特許庁
  • SEQUENTIAL COMPARISON ANALOG/DIGITAL CONVERSION CIRCUIT
    逐次比較型アナログ/ディジタル変換回路 - 特許庁
  • INTEGRATED CIRCUIT FOR FIELD SEQUENTIAL SYSTEM DRIVE CIRCUIT
    フィールドシーケンシャル方式駆動回路用集積回路 - 特許庁
  • SEQUENTIAL CIRCUIT AND LIQUID CRYSTAL DISPLAY DEVICE
    順序回路及び液晶表示装置 - 特許庁
  • HANDSHAKE SEQUENTIAL CIRCUIT, HANDSHAKE REPEATING DEVICE, SEQUENTIAL DATA GENERATING DEVICE AND HANDSHAKE METHOD
    ハンドシェーク逐次化回路、ハンドシェーク繰り返し装置、逐次データ生成装置、及びハンドシェーク方法 - 特許庁
  • SEQUENTIAL COMPARISON TYPE ANALOG-DIGITAL CONVERSION CIRCUIT, AND RECEIVER
    逐次比較型アナログデジタル変換回路及び受信装置 - 特許庁
  • SEQUENTIAL CIRCUIT USING FERROELECTRIC AND SEMICONDUCTOR DEVICE USING THE CIRCUIT
    強誘電体を用いた順序回路およびこれを用いた半導体装置 - 特許庁
  • METHOD AND DEVICE FOR VERIFYING PROPERTY OF SYNCHRONOUS SEQUENTIAL CIRCUIT
    同期式順序回路のプロパティ検証方法および装置 - 特許庁
  • DEVICE FOR EQUIVALENCE INSPECTION OF SEQUENTIAL CIRCUIT, ITS METHOD, AND RECORDING MEDIUM
    順序回路等価検証装置、方法及び記録媒体 - 特許庁
  • To each of sequential reading following the non-sequential reading, data of the read address of the sequential reading are outputted from the second cache memory circuit 280.
    非順次リードに続く各順次リードに対して、第2のキャッシュ・メモリ回路280から該順次リードのリード・アドレスのデータを出力する。 - 特許庁
  • The sequential readout circuit can include a single charge conversion circuit (30) for reading the sample value of each sample circuit in a time sequential manner.
    順次読み出し回路には、それぞれのサンプル回路のサンプル値を時間順に読み出すための単一電荷変換回路(30)を含むことが可能である。 - 特許庁
  • SIGNAL PROCESSOR, RECONFIGURABLE LOGIC CIRCUIT DEVICE AND RECONFIGURABLE SEQUENTIAL CIRCUIT
    信号処理装置及び再構成可能論理回路装置及び再構成可能順序回路 - 特許庁
  • To reduce a circuit area of a sequential comparison type analog-digital conversion circuit (SAR-DAC).
    逐次比較型アナログデジタル変換回路(SAR−DAC)の回路面積を縮小する。 - 特許庁
  • SEQUENTIAL SELECTING CIRCUIT, DRIVING CIRCUIT FOR ELECTROOPTICAL DEVICE, ELECTROOPTICAL DEVICE AND ELECTRONIC EQUIPMENT
    順次選択回路、電気光学装置の駆動回路、電気光学装置および電子機器 - 特許庁
  • A scanning line drive circuit applies a sequential scanning signal in the row direction with respect to the pixel sections and a signal line drive circuit supplies the sequential scanning signal to the respective columns of the pixel sections.
    走査線駆動回路が画素部に対して行方向へ順次走査信号を与え、信号線駆動回路が画素部の各列へ信号を供給する。 - 特許庁
  • STATE ASSIGNMENT OPTIMIZATION DEVICE FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, STATE ASSIGNMENT OPTIMIZATION METHOD FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, LOGIC COMPOUNDING DEVICE, PROGRAM AND READABLE RECORDING MEDIUM
    同期式順序回路の状態割当て最適化装置、同期式順序回路の状態割当て最適化方法、論理合成装置、プログラム、および可読記録媒体 - 特許庁
  • A signal processing circuit 28 performs image processing on the color sequential image pickup signals S6 and outputs color sequential image signals S4.
    信号処理回路28は、色順次撮像信号S6に画像処理を行って色順次画像信号S4を出力する。 - 特許庁
  • It is required to satisfy a hold restriction to a sequential circuit by timing analysis.
    タイミング解析で順序回路に対してホールド制約を満たす必要がある。 - 特許庁
  • The semiconductor integrated circuit comprises sequential circuits 1 to 3, combinational circuits 4, 5, a scan test circuit 6, a storage circuit 7, a BIST circuit 8, and a selection circuit 9.
    この発明は、順序回路1〜3と、組み合わせ回路4、5と、スキャンテスト回路6と、記憶回路7と、BIST回路8と、選択回路9とを備えている。 - 特許庁
  • For this sequential circuit, to the output terminal of the transistor GT1 of a latch circuit LT1, a ferroelectric capacitor C1 is connected.
    ラッチ回路LT1のトランジスタGT1の出力端には、強誘電体コンデンサC1が接続されている。 - 特許庁
  • An interlace video signal from an input terminal 1 is converted into a line-sequential double speed video signal by a sequential scanning conversion circuit 2 and a scaling circuit 3 to be supplied to a contour correction/ conversion circuit 6.
    入力端子1からのインタレース映像信号は、順次走査変換回路2とスケーリング回路3で線順次の倍速映像信号に変換され、輪郭補正/変換回路6に供給される。 - 特許庁
  • A sequential readout circuit is provided to sequentially reading the values of each photocells.
    順次読み出し回路は、各光電セルの値を順次読み出すために設けられている。 - 特許庁
  • CIRCUIT AND METHOD FOR CONVERTING SEQUENTIAL SCANNING, SETTOP BOX AND TELEVISION RECEIVER
    順次走査変換回路、セットトップボックス、テレビジョン受像機、及び順次走査変換方法 - 特許庁
  • To enable sequential starting of a plurality of switching regulator circuit parts 2 with superior precision.
    複数のスイッチング電源回路部2を精度良く順次起動させることを可能にする。 - 特許庁
  • Due to sequential construction of the division circuits, one circuit as a whole can be realized.
    分割回路を順次構成することによって、全体として1つの回路を実現できる。 - 特許庁
  • The odd-numbered scanning lines are connected to a first sequential transfer circuit 34A of the first scanning line drive circuit 33A and even-order scanning lines are connected to a second sequential transfer circuit 34B of the second scanning line driving circuit 33B.
    そして、第1走査線駆動回路33Aの第1順次転送回路34Aに奇数番目の走査線を接続し、第2走査線駆動回路33Bの第2順次転送回路34Bに偶数番目の走査線を接続した。 - 特許庁
  • To control a state of an input signal and output signal of a sequential circuit in order to prevent a malfunction of an electronic circuit.
    順序回路の入力信号及び出力信号の状態を制御し、電子回路の動作不良を抑制する。 - 特許庁
  • Output terminals present in an unchanged logic circuit and a changed logic circuit in common and the output signals of the sequential circuit are compared with one another for every event.
    変更前後の論理回路に共通に存在する出力端子と順序回路の出力信号をすべての事象毎に比較する。 - 特許庁
  • To provide a method and device for creating test patterns for a logic circuit capable of shortening the lengths of the test patterns created by an ATPG system for a sequential circuit and an ATPG system for a sequential circuit.
    本発明は、順序回路用ATPGシステム及び組み合わせ回路用ATPGシステムが生成するテストパタン長を短縮できる論理回路のテストパタン生成方法及び装置を提供することを課題とする。 - 特許庁
  • To provide a data processor capable of reducing the scale of a circuit for sequential processing for achieving sequential processing including a two-dimensional propagation process.
    2次元の伝播処理を含む逐次処理を実現する逐次処理用の回路の規模を小さくすることができるデータ処理装置を提供する。 - 特許庁
  • To solve the problem that while a high-speed sequential circuit can be constituted easily out of a single magnetic-flux-quantum circuit, the initialization of the circuit is necessary for ensuring the normal operation of the circuit.
    単一磁束量子回路は高速な順序回路を容易に構成できるが、その回路の正常動作を保証するには回路の初期化が必要である。 - 特許庁
  • A storage element inside a sequential circuit is identified to circuit design data including a sequential circuit reset by an asynchronous reset signal and a sequential circuit not reset by the asynchronous reset signal in a process 8, and a flag circuit showing whether the storage element holds effective data or not is added to each storage element in a process 11 and a process 12.
    非同期リセット信号でリセットされる順序回路と非同期リセット信号ではリセットされない順序回路とを含む回路設計データに対して、工程8で順序回路中の記憶素子を識別し、工程11および工程12で前記記憶素子が有効なデータを保持しているか否かを示すフラグ回路をそれぞれの記憶素子に対して付加する。 - 特許庁
  • A data selection circuit 20 selects sequential four data from data stored in a data memory 11.
    データ選択回路20は、データメモリ11に格納されるデータから、連続する4データを選択する。 - 特許庁
  • To provide a circuit capable of computing sums of absolute difference (SAD) in a parallel or sequential manner.
    差分絶対値(SAD)を同時進行で又は連続的に計算することができる回路を提供する。 - 特許庁
  • To provide a nonvolatile sequential circuit capable of holding data even when power is interrupted.
    電源が遮断されてもデータを保持することができる不揮発性の順序回路等を提供する。 - 特許庁
  • To provide a field sequential system drive circuit that is small-sized and that prevents dispersion and a noise by means of electronic components.
    フィールドシーケンシャル方式駆動回路を小型化し、電子部品によるバラツキやノイズを防ぐ。 - 特許庁
  • SYSTEM AND METHOD OF MECHANICALLY PLANARIZING SEQUENTIAL BUILDUP BOARD FOR INTEGRATED CIRCUIT PACKAGE
    集積回路パッケージ用のシーケンシャルビルドアップ基板の機械的平坦化を与えるシステム及び方法 - 特許庁
  • To reduce a circuit area by obtaining a state assignment solution whose circuit area is the minimum from among state assignment solution candidates in the design process of a synchronous sequential circuit.
    同期式順序回路の設計工程において、状態割当て解候補中で回路面積が最も小さい解を得て回路面積の縮小化を図る。 - 特許庁
  • The second drive circuit 12 has a second sequential circuit and gives scan signals to a plurality of scan lines s of even rows in turn.
    第2駆動回路12は、第2順序回路を有し、偶数行の複数の走査線sに走査信号を順番に与える。 - 特許庁
1 2 3 4 5 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.