「sequential circuit」を含む例文一覧(223)
＜前へ 1 2 3 4 5 次へ＞- The first drive circuit 11 has a first sequential circuit and gives scan signals to a plurality of scan lines of odd rows in turn.
第１駆動回路１１は、第１順序回路を有し、奇数行の複数の走査線に走査信号を順番に与える。 - 特許庁 - To provide a sequential circuit and a logic synthesis circuit capable of surely reducing power consumption without shifting synchronous timing.
同期のタイミングをずらすことなく、消費電力を確実に削減可能な順序回路および論理合成装置を提供する。 - 特許庁 - A clock skew value between start and finish sequential circuits is calculated, based on the correspondence table between a layout position of the start and finish sequential circuits constituting a path between specific order circuits, and a sequential circuit layout position, calculated from the previously prepared clock circuit.
特定の順序回路間パスを構成する始終点順序回路の配置位置と、予め作成されたクロック回路から算出される順序回路配置位置とクロックスキューとの対応表を基に、始終点順序回路間のクロックスキュー値を計算する。 - 特許庁 - The logical function of the sequential circuit C is obtained (S4) and the state transition BDD of the sequential circuit C which is divided into plural BDDs where the number of nodes is equal to or below a prescribed reference value is generated (S5).
順序回路Ｃの論理関数を求め（Ｓ４）、ノード数が所定の基準値以下の複数のＢＤＤに分割された順序回路Ｃの状態遷移ＢＤＤを生成する（Ｓ５）。 - 特許庁 - To make line sequential driving and point sequential driving compatible while simplifying a pixel circuit by providing a correcting function for luminance variation due to characteristic variation of an element.
素子の特性変動による輝度変化の補正機能を実現可能にして画素回路の簡素化を図りつつ、線順次駆動と点順次駆動との両立をも可能にする。 - 特許庁 - Moreover, time-sequential power value for each cluster is analyzed, and the power analysis of the whole circuit is executed.
さらに、クラスタ毎の時系列的な電力値を解析して、回路全体の電力解析を行う。 - 特許庁 - A receiving means performs sequential circuit behavior according to the second clock to receive the rotation reference signal.
受信手段は、第２クロックにしたがって順序回路動作を行い、回転基準信号を受信する。 - 特許庁 - METHOD AND DEVICE FOR SEARCHING STATE OF SEQUENTIAL CIRCUIT, AND RECORDING MEDIUM HAVING RECORDED STATE SEARCH PROGRAM THEREON
順序回路の状態探索方法および装置並びに状態探索プログラムを記録した記録媒体 - 特許庁 - An operation part 3 including a key input part 4 and a display part 5 comprises a hardwired logic sequential circuit.
キー入力部４と表示部５のある操作部３を、ハードワイヤードロジックの順序回路で構成する。 - 特許庁 - The initial state of the sequential circuit C is inputted (S6) and added to a state set S (S7).
順序回路Ｃの初期状態を入力して（Ｓ６）、それを状態集合Ｓに追加する（Ｓ７）。 - 特許庁 - An output of the arithmetic circuit 34 is given to a line sequential conversion circuit 39, where the scanning line is converted and an output image signal is extracted.
演算回路３４の出力が線順次変換回路３９により走査変換され、出力画像信号が取り出される。 - 特許庁 - Afterward, the switch circuit 21 is switched to a regulator circuit 26 side, and regulation processing is repeated by a sequential search method or a binary search method.
その後、スイッチ回路２１を調整回路２６側に切り替え、シーケンシャルサーチ法またはバイナリサーチ法により調整処理を繰り返す。 - 特許庁 - When non-sequential reading as reading at a non-sequential address, which is not continuous to the previous read address, occurs, a first cache memory circuit 270 sequentially caches address data of the non-sequential address and n (n represents an integer not less than 1) addresses following the non-sequential address and stores the cached data of n addresses in a second cache memory circuit 280.
前回のリード・アドレスと連続しない非順次アドレスへのリードである非順次リードがあったときに、第１のキャッシュ・メモリ回路２７０により該非順次アドレス、および該非順次アドレスに続くｎ個（ｎ：１以上の整数）のアドレスのデータを順次キャッシングすると共に、キャッシングしたｎ個のアドレスのデータを第２のキャッシュンメモリ回路２８０に保存する。 - 特許庁 - A control section 101 calculates an error rate of the logic circuit from the value obtained by subtracting the number of errors of the sequential circuit where the logic block of the logic block group 120 is bypassed, from the number of errors of the logic block and the sequential circuit of the logic block group 120.
制御部１０１は、論理ブロック群１２０の論理ブロック及び順序回路のエラー数から、論理ブロック群１２０の論理ブロックを迂回した順序回路のエラー数を差し引いた値から、論理回路のエラー率を算出する。 - 特許庁 - To provide a sequential scanning conversion circuit which is ultimately advantageous in the cost by reducing the number of double speed conversion memories and reducing a circuit scale, and to provide a settop box, a television receiver and a sequential scanning conversion method.
倍速変換メモリの個数削減と、回路規模の縮小を図り、最終的に、コスト的に有利な順次走査変換回路、セットトップボックス、テレビジョン受像機、及び順次走査変換方法を提供すること。 - 特許庁 - To reduce the number of gates by reducing redundant inverters arranged in a logic circuit including a series path between a clock synchronization type sequential circuit and a combinational circuit.
クロック同期型の順序回路と組み合わせ回路との直列パスを含む論理回路に配置された冗長なインバータを削減してゲート段数を低減する。 - 特許庁 - To provide a sequential trigger discrimination circuit that can detect a sequence of an expected trigger cause without increasing the circuit scale and the scale of the software.
回路規模やソフトウェア規模を増やすことなく、期待しているトリガ要因のシーケンスを検出できるシーケンシャルトリガ判定回路を提供する。 - 特許庁 - To shorten the time required for inspecting the equivalence of a sequential circuit based on the calculation of a bisecting decision diagram(BDD).
二分決定図（ＢＤＤ）の演算に基づく順序回路の等価検証に要する時間を短縮する。 - 特許庁 - A detection circuit 7 is installed which detects a change in value of an arbitrary bit of the sequential comparison register 5.
逐次比較レジスタ５の任意のビットに対して、そのビットの値の変化を検出する検出回路７を設ける。 - 特許庁 - To provide a system and a method of mechanically planarizing a sequential buildup board for integrated circuit packages.
集積回路パッケージ用のシーケンシャルビルドアップ基板の機械的平坦化を与えるシステム及び方法を提供する。 - 特許庁 - The image signal stored in the image memory 8 is given to the compression circuit 7, where the signal receives sequential compression processing.
この画像メモリ８に記憶された画像信号は、圧縮回路７によって順次圧縮処理が施される。 - 特許庁 - In the case of the area sequential light emission, the image signals of R, G and B are extracted in an image signal processing circuit 22.
面順次発光の場合、画像信号処理回路２２において、Ｒ，Ｇ，Ｂの画像信号を抽出する。 - 特許庁 - The state in the state set S is applied to the logical function of the sequential circuit C to obtain its output (S8).
順序回路Ｃの論理関数に状態集合Ｓでの状態を適用してその出力を求める（Ｓ８）。 - 特許庁 - The DMD-driving circuit 22 changes the color components of the color sequential modulated light L5 with the delay time Td to the color components of the color sequential image pickup light L9.
ＤＭＤ駆動回路２２は、色順次変調光Ｌ５の色成分が、色順次撮像光Ｌ９の色成分に対して遅れ時間Ｔｄとなるように時間ｔｄを調整する。 - 特許庁 - While the signals are switched thus, the state of the sequential circuit 22 when the pseudo-metastable signal has been input and a state of the sequential circuit 22, when the synchronization signal has been input, are verified, thereby whether the synchronization circuit on the asynchronous path is necessary is determined.
こうして信号を切り替えながら、擬似メタステーブル信号が入力されたときの順序回路２２の状態と、同期化信号が入力されたときの順序回路２２の状態と、が検証され、非同期パスにおける同期化回路の要否が判定される。 - 特許庁 - In this data packet transfer network dividing communication data into packets and transmitting the packets, each packet transfer node in the network is provided with at least a data packet comparator circuit which compares the sequential number of a received data packet with the sequential numbers of past received data packets and a data packet copying circuit which copies and transfers a data packet in the order of sequential numbers in accordance with the sequential number.
通信データをパケットに分割して送信するデータパケット転送網において、網内の各パケット転送ノードは、少なくとも、受信したデータパケットのシーケンシャル番号を過去に受信したデータパケットのシーケンシャル番号と比較するデータパケット比較回路と、前記シーケンシャル番号に従ってシーケンシャル番号順に複写・転送するデータパケット複写回路とを備えたことを特徴とする。 - 特許庁 - To provide a method of designing a semiconductor IC, which can shorten the time for designing a circuit including a sequential circuit.
本発明は、順序回路を含む回路の設計期間を短縮出来るような半導体集積回路設計方法を提供することを目的とする。 - 特許庁 - The sequential readout circuit, for each photocell column, can include a sample circuit (24) for sampling the output of the photocell in each column.
順次読み出し回路は、各光電セル列毎に、それぞれの列の光電セルの出力をサンプリングするためのサンプル回路（２４）を含むことが可能である。 - 特許庁 - A sequential scanning picture signal input separates a vertical low band frequency component signal by a filter circuit 200 and input the signal to an encoding circuit part 100.
順次走査画像信号入力はフィルタ回路２００で垂直低域周波数成分信号が分離され、符号化回路部１００に入力される。 - 特許庁 - Thereby, since the number of bits of propagating input data can be reduced for the circuit 81 for sequential processing for achieving the sequential processing including the two-dimensional propagation process, a memory for table conversion can be downsized as compared with a conventional one and the scale of the circuit 81 for sequential processing can be reduced.
これにより、２次元の伝播処理を含む逐次処理を実現する逐次処理用回路８１に対し、伝播する入力データのビット数を削減することができるので、従来に比べてテーブル変換用のメモリを小さくすることができ、逐次処理用回路８１の規模を小さくすることができる。 - 特許庁 - To provide a circuit verification device and method, capable of verifying functions of a logical circuit including an asynchronous sequential circuit by more reliably assuming a metastable state.
メタステーブル状態をより確実に想定して、非同期順序回路を含む論理回路の機能を検証することができる回路検証装置及び回路検証方法を提供する。 - 特許庁 - To efficiently perform sequential arithmetic of a logical operation circuit including a feedback loop at high speed.
フィードバックループを含む論理演算回路を、その逐次演算を有効に、かつ高速に実行することができるようにする。 - 特許庁 - In the sequential verification operation, the data input/output circuit selectively precharges each bit line depending on the result of the previously executed selective verification operation or the previously executed sequential verification operation.
順次検証動作において、データ入出力回路は先に実行された選択検証動作、又は先に実行された順次検証動作結果によって、各々のビットラインを選択的にプリチャージする。 - 特許庁 - To enable low power consumption of a boosting circuit in a color liquid crystal display apparatus of a field sequential color system.
解決しようとする問題点は液晶表示装置での昇圧回路の低消費電力化がなされていなかった点である。 - 特許庁 - A signal circuit 21 impresses image signal on the individual signal electrodes Y synchronously with the linear sequential scan to display a desired image.
信号回路２１は、線順次走査に同期して各信号電極Ｙに画像信号を印加し所望の画像表示を行う。 - 特許庁 - To adjust the skews of the clock signals easily to each other by reducing the circuit scale in a semiconductor integrated circuit containing memory cells, such as RAM and the like, and a sequential logic circuit, such as a flip-flop and the like.
ＲＡＭ等のメモリセルとフリップフロップ等の順序論理回路とを含む半導体集積回路のレイアウト設計において、回路規模を削減しながらクロック信号のスキューを容易に合わせる。 - 特許庁 - To properly test scanning with a simple constitution using a sequential circuit even with a circuit constitution suppressing power consumption by providing a combination circuit for enable production in a clock line.
クロックラインにイネーブル生成用の組み合わせ回路を設けて電力消費を抑制する回路構成においても順序回路を用いたスキャンテストを簡易な構成で適正に行なえるようにする。 - 特許庁 - A reference potential is written in a memory circuit in the timing of selecting a first output terminal of a sequential selecting circuit, and a signal is written in the memory circuit in the timing of selecting a second output terminal.
順次選択回路の第１出力端子が選択されたタイミングでメモリ回路内に基準電位を書き込み、第２出力端子が選択されたタイミングで信号をメモリ回路に書き込む。 - 特許庁 - Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.
早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックＣＭＯＳ論理回路にも対応する。 - 特許庁 - A buffer circuit 11 converts the image data of the dot sequential form outputted from an image processing circuit 107 into a cluster of the same color components in a prescribed bit length.
画像処理回路１０７が出力した点順次形式の画像データは、バッファ回路１１で所定のビット長の同色成分の集積体（クラスタ）に変換される。 - 特許庁 - To provide a potentiostat circuit for a biosensor circuit, which permits sequential and simultaneous measurements to be performed at different cells across a matrix of biosensing devices.
バイオセンシング装置のマトリックスの全域にわたる、異なるセルで順次測定と同時測定を行うことを可能にする、バイオセンサ回路用のポテンショスタット回路を提供する。 - 特許庁 - The selection circuit 9, at the time of the burn-in test, selects the burn-in test data written to the storage circuit 7 and distributes it into the sequential circuits 1 to 3.
選択回路９は、バーンインテスト時に、記憶回路７に書き込まれているバーンインテスト用データを選択して順序回路１〜３に分配するようになっている。 - 特許庁 - Moreover, in the first case in the second mode, a voltage signal is supplied to analog data lines in a line sequential manner by a first data line driving circuit 180 and, on the other hand, in the second case, a voltage signal is supplied to the analog data lines in a point sequential manner by a second data line driving circuit 190.
さらに、第２のモードのうち、第１のケースでは、第１のデータ線駆動回路１８０により電圧信号を線順次的に供給する一方、第２のケースでは、第２のデータ線駆動回路１９０により電圧信号を点順次的に供給する。 - 特許庁 - That is, n combined circuits are replaced with a shared combined circuit 700, and n sequential circuits are replaced with a multiplexing sequential circuit 1,210 constituted of a multiplexing circuit (displaced module 501) group, and n input pins and n output pins are replaced with a common I/F 1100.
すなわち、ｎ個の組み合わせ回路が共有組み合わせ回路７００に置き換わっており、ｎ個の順序回路が多重化回路（置換モジュール５０１）群からなる多重化順序回路１２１０に置き換わっており、ｎ個の入力ピンおよびｎ個の出力ピンが共通Ｉ／Ｆ１１００に置き換わっている。 - 特許庁 - A measurement means 3 measures a signal value to be input to the sequential circuit by changing the logic of the extracted domain signal.
測定手段３は、抽出されたドメインの信号の論理を変化させて順序回路に入力される信号値を測定する。 - 特許庁 - A double speed conversion circuit 10 reads the input signal alternately at a double speed of the input signal, and converts it into a sequential scanning signal to output it.
倍速変換回路１０は、入力信号の２倍の速度で交互に読み出し、順次走査信号に変換して出力する。 - 特許庁 - Audio data inputted from a microphone are recorded in an audio data storage part and a sequential speech recognizing circuit recognizes words.
マイクロホンから入力された音声データを音声データ記憶部に記録していくともに、逐次音声認識回路で、言葉を認識させる。 - 特許庁 - To provide a semiconductor device in which a circuit configuration can be dynamically reconfigured, and which can simultaneously execute pipeline processing and sequential processing.
パイプライン処理と逐次処理とを同時に実行可能な動的に回路構成が再構成可能な半導体装置を提供する。 - 特許庁 - Either simultaneous type or face sequential type video scopes 10 and 80 equipped with LEDs of R, G and B is made connectable to a processor 20, and a first image signal processing circuit 26 for a simultaneous type and a second image signal processing circuit 28 for a face sequential type are provided to the processor 20.
Ｒ，Ｇ，ＢのＬＥＤを備えた同時式および面順次式いずれかのビデオスコープ１０、８０をプロセッサ２０に接続可能にし、プロセッサ２０には、同時式用である第１の画像信号処理回路２６、面順次式用の第２の画像信号処理回路２８がプロセッサ２０を設ける。 - 特許庁 - The data line driving circuit captures a video signal of low amplitude at the timing when an output terminal is selected by a sequential selection circuit, and amplifies the signal at the timing when another output terminal is selected.
順次選択回路で出力端子が選択されたタイミングで低振幅の映像信号を取り込み、別の出力端子が選択されたタイミングで信号を増幅する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
