「sequential circuit」を含む例文一覧(223)
＜前へ 1 2 3 4 5 次へ＞- A local decoding signal decoded in the encoding circuit part 100 is inputted to a post-processing circuit 20 and is returned to the same order of frames similar to the sequential scanning image signal input.
符号化回路部１００内で復号された局部復号信号は後処理回路２０に入力され、順次走査画像信号入力と同様のフレーム順に戻される。 - 特許庁 - A structure analyzing means 104 analyzes the structure of a function description file 103, extracts a hardware macro, a combinational circuit, and a sequential circuit, and generates intermediate files for the respective circuits.
構造解析手段１０４は、機能記述ファイル１０３を構造解析し、ハードマクロと組み合わせ回路と順序回路とを抽出し、各回路に対する中間ファイルを生成する。 - 特許庁 - For the period of supplying the braking voltage, a gain change-over circuit 162 is arranged so that a power amplifier 161 is increased in gain based on the signal from the sequential control circuit 131A.
ブレーキ電圧を供給する期間には、シーケンス制御回路１３１Ａからの信号に基づき、ゲイン切換え回路１６２はパワーアンプ１６１のゲインが大きくなるようにする。 - 特許庁 - To provide a movement-adaptive sequential scanning conversion device and a conversion method wherein a memory can be easily controlled, and a circuit can be made small in scale.
メモリの制御が容易であり、かつ回路規模も小さくすることができる動き適応順次走査変換装置及び変換方法を得る。 - 特許庁 - Such an approach provides a small storage circuit that has minimal area and power consumption overhead and can be used in a variety of sequential cell designs.
この手法は、最小面積および電力消費オーバーヘッドのある、多くの逐次セル設計で使用可能な小型記憶回路を提供する。 - 特許庁 - A domain extraction means 2 extracts a domain of a signal as a candidate of a synchronizing reset signal of a sequential circuit to be designed.
ドメイン抽出手段２は、設計対象の回路における順序回路の同期リセット信号の候補となる信号のドメインを抽出する。 - 特許庁 - In the master slice system semiconductor integrated circuit 1, a sequential circuit and a combinational circuit are arranged in an internal core region on a semiconductor chip 2 while the internal core region is partitioned into a plurality of local regions 3.
開示されるマスタースライス方式の半導体集積回路１は、順序回路と組合せ回路とが半導体チップ２上の内部コア領域内に配置され、内部コア領域は複数のローカル領域３に分割されている。 - 特許庁 - A phase change memory device comprises a plurality of phase change memory cells and a reset pulse generating circuit configured to output a plurality of sequential reset pulses.
複数の相変化メモリセルと複数の順次リセットパルスを出力するために構成されたリセットパルス発生信号を含んだ相変化メモリ装置が提供される。 - 特許庁 - An image display system 1 comprises an image control circuit 17 for a 3D image corresponding to a frame sequential system; a display device 14; and 3D eyeglasses 15.
画像表示システム１は、フレームシーケンシャル方式に対応した３Ｄ画像用の画像制御回路１７、表示装置１４及び３Ｄ眼鏡１５を有する。 - 特許庁 - Wiring resistance Rw of a net connected to the input of cell of a sequential circuit is estimated from information indicating the degree of signal delay on the relevant net.
シーケンシャル回路のセルの入力に接続するネットの配線抵抗Ｒｗを、当該ネットの信号遅延の程度を示す情報から推定する。 - 特許庁 - The television signals of the 2-3 pull-down system are detected 23 to obtain the video signals of 24 frames of the original motion picture film by a sequential scanning conversion circuit 24.
２−３プルダウン方式のテレビジョン信号を検出２３し、順次走査変換回路２４にて元の映画フィルムの２４フレームの映像信号を得る。 - 特許庁 - The data line drive circuit 130 sequentially converts image data DR, DG, DB into dot-sequential image data and then converts them into line-sequential image data, and further processes the line- sequential image data corresponding to each color by serial-parallel conversion and thereby generates serial mode image data corresponding to each data line 114, and furthermore processes them by D-A conversion, to generate each image signal.
データ駆動回路１３０は、画像データＤＲ，ＤＧ，ＤＢを点順次画像データに変換しこれを線順次画像データに変換し、さらに各色に対応する線順次画像データをパラレル−シリアル変換してシリアル形式の画像データを各データ線１１４に対応して生成し、これをＤＡ変換して各画像信号を生成する。 - 特許庁 - The scan test circuit has a forward rotation/backward rotation control circuit that is inserted and connected between a sequence circuit and a combination circuit included in a path to be scan-tested, and makes the scan data outputted from the sequence circuit rotate in the forward and the backward directions, at an arbitrary timing outside the sequential circuit.
本発明の実施の一形態に係るスキャンテスト回路は、順序回路と、スキャンテスト対象のパスに含まれる組合せ回路との間に挿入接続され、上記順序回路から出力されるスキャンデータを当該順序回路外部において任意のタイミングで正転及び反転させる正転／反転制御回路を備えているものである。 - 特許庁 - By providing a sequential logic circuit for each component and changing the status of the sequential logic circuit using either the components layered in the previous step or control data sent from the control element, the status of a component subject to control is set to a status for accepting selections made by the control element.
各構成要素に順序論理回路を設け、前段に積層された構成要素、或いは制御要素から送信された制御データにより順序論理回路の状態を変更することにより、制御対象の構成要素の状態を制御要素による選択を受け付ける状態に設定する。 - 特許庁 - The color sequential LED driving circuit is equipped with a switching power circuit, a constant-current driver, a plurality of LEDs which differ in light emission color, and a first switching circuit which connects the respective color LEDs to the switching power circuit and constant-current driver one after another to drive them with a constant current.
スイッチング電源回路と、定電流ドライバと、発光色の異なる複数のＬＥＤと、各色ＬＥＤを順次１つずつスイッチング電源回路と定電流ドライバに接続して定電流駆動させる第１切替回路を備える色順次式ＬＥＤ駆動回路である。 - 特許庁 - This circuit comprises a sequential access memory circuit configured to sequentially store or output image data for display received through data pins and a timing control circuit configured to provide address information to the access memory circuit in sequence through the data pins.
この回路は、データピンを介して受信されたディスプレイのためのイメージデータを順次に記憶または出力するように構成された順次アクセスメモリ回路、及びデータピンを介して順次アクセスメモリ回路にアドレス情報を提供するように構成されたタイミング制御回路で構成されている。 - 特許庁 - The field sequential system drive circuit, that consists of an analog/digital converter circuit that converts at least a video signal consisting of R, G, B signals into digital signals, of a field memory to which the converted digital signal is written by each field, and of a field sequential control circuit controlling a color decoder, the analog/digital converter circuit and the field memory, is integrated into one chip.
少なくとも、ビデオ信号からＲ、Ｇ、Ｂの映像信号に分割された映像信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を１フィールド毎書込むフィールドメモリと、カラーデコーダ、Ａ／Ｄ変換回路、フィールドメモリを制御するフィールドシーケンシャル制御回路で構成されるフィールドシーケンシャル方式駆動回路を１チップに集積したフィールドシーケンシャル方式駆動回路用集積回路とする。 - 特許庁 - When the circuit 31 receives the reset signal XR, the operation of the clamp circuit is released and any of the output signals Q0-Qn is outputted as a sequential selection signal on the basis of a clock signal CK.
リセット信号ＸＲが入力されると、クランプ回路の動作が解除されて、クロック信号ＣＫに基づいて出力信号Ｑ０〜Ｑｎのいずれか一つが順次選択信号として出力される。 - 特許庁 - When it is instructed to carry out a layer jump, the contact of a change-over switch 153 is changed over and becomes open by a signal from a sequential control circuit 131A, and a focus servo loop becomes open.
レイヤジャンプの指令があったときに、シーケンス制御回路１３１Ａからの信号により切換えスイッチ１５３の接点が切換わり、フォーカスサーボループが開となる。 - 特許庁 - Further, the backlight driving circuit 7 selectively shifts the belt-like areas on the emission surface in the selective directions of the scanning lines Y, in synchronism with the sequential selection of the scanning lines Y.
それとともに、バックライト駆動回路７は、走査線Ｙの順次選択と同期して、発光面上の帯状領域を走査線Ｙの選択方向に順次シフトさせる。 - 特許庁 - A rotation reference signal generation means performs sequential circuit behavior according to the first clock and generates a rotation reference signal serving as the rotation reference of the polygon mirror.
回転基準信号生成手段は、第１クロックにしたがって順序回路動作を行い、回転多面鏡の回転基準となる回転基準信号を生成する。 - 特許庁 - A dedicated sequential circuit 6 decides whether or not to perform external input-output processing in a controlling part 10 in accordance with an input-output information transfer cancel set register 7.
専用シーケンシャル回路６は、入出力情報転送キャンセル設定レジスタ７に応じ、制御部１０にて、外部入出力情報処理を行うか否かを決定する。 - 特許庁 - The sequential read circuit processes a photocell at a time and can, for instance, determine the difference of a final integrated value and a reset value for each photocell in the order of time.
順次読み出し回路は、一時に１つの光電セルを処理し、例えば、各光電セルに対して最終積算値とリセット値の差を時間順に求めることが可能である。 - 特許庁 - Scanner sections 4, 5, 7 scan a pixel circuit 2 by every sequential line by supplying a control signal to a plurality of scanning lines including horizontal scanning lines WS and vertical scanning lines DS.
スキャナ部４，５，７は、主走査線ＷＳ及び副走査線ＤＳを含む複数の走査線に制御信号を供給して順次行ごとに画素回路２を走査する。 - 特許庁 - To suppress the possibility of disturbing inspection and recognition due to variation in an output as the function of an input over a certain period in a sequential circuit.
本発明は、シーケンシャル回路の、ある期間にわたる入力の関数としての出力における変動が、検査及び確認を妨げる虞を抑制することを目的とする。 - 特許庁 - To provide a scanning conversion apparatus and a program for converting a sequential scanning signal into an interlaced scanning signal, without causing motion blurs and restrictions regarding a circuit.
動きぼけが生じることなくかつ回路に関する制約なく順次走査信号を飛び越し走査信号に変換する走査変換装置及びプログラムを提供する。 - 特許庁 - The second circuit allows sequential output of binary signals, corresponding to differences among the plurality of first voltages by using the select signal generated by the shift register.
上記第２回路は、上記シフトレジスタにより形成された選択信号を用いて上記複数の第１電圧の差分に対応した２値信号を順次に出力させる。 - 特許庁 - A capacitor 302 is charged to a voltage value equal to the maximum voltage of the cells or more by a charge switch 301 prior to the sequential selecting operation of the analogue multiplexer circuit 2.
チャージスイッチ３０１により、アナログマルチプレクサ回路２の順次選択動作に先だってコンデンサ３０２を単電池の最大電圧以上の電圧値に充電する。 - 特許庁 - To obtain a display device incorporating an optical sensor at a low cost, in which a scanning signal driver circuit dedicated for driving a photosensitive circuit relative to an optical sensor function is not needed, and sequential input of a pulse signal other than the scanning signal of a display circuit relative to a display function is not needed.
光センサ機能に関わる感光回路の駆動に専用の走査信号用ドライバー回路が必要なく、表示機能に関わる表示回路の走査信号以外のパルス信号の順次入力が不要な光センサ内臓表示装置を低コストで得る。 - 特許庁 - A sequential circuit including a combination circuit has a detection circuit (FF_L and XNOR) which detects operation start of a data path having a delay value exceeding a clock term; and a change circuit (GCB) which changes only the clock term at a time when the detection circuit detects the operation start of the data path, into such a clock term as satisfying timing of the relevant data path.
組み合わせ回路を含む順序回路は、クロック周期を超える遅延値を有するデータパスの動作開始を検出する検出回路（ＦＦ＿ＬとＸＮＯＲ）と、検出回路がそのデータパスの動作開始を検出した時のクロック周期のみを当該データパスのタイミングを満たすようなクロック周期へ変更する変更回路（ＧＣＢ）とを備える。 - 特許庁 - A scanning circuit 22 is provided with output terminals impressing sequential selection pulse on individual cathodes K of discharge electrodes formed on the individual discharge channels and conducts linear sequential scan for the individual discharge channels by ionizing gas filled in the individual discharge channels to generate electric charges.
走査回路２２は、各放電チャネルに形成された放電電極の内カソードＫに順次選択パルスを印加する為の出力端子を備えており、各放電チャネルに満たされた気体をイオン化して電荷を生成することにより各放電チャネルの線順次走査を行う。 - 特許庁 - To reduce the power consumption and manufacturing cost of a field sequential type liquid crystal driving device by making constitution other than a module-side circuit including a liquid crystal display element as simple as possible and then decreasing the total circuit scale.
フィールドシーケンシャル方式の液晶駆動装置で、できる限り液晶表示素子を含むモジュール側の回路以外の構成を簡略化して、全体の回路規模を小さくし、消費電力と製造コストの低減に寄与する。 - 特許庁 - Then, until the next non-sequential reading occurs, data of the address following the last address of the n addresses are sequentially read from the memory to the second cache memory circuit 280 to be stored without any intervention of the first cache memory circuit 270.
その後、次の非順次リードがなされるまで、第１のキャッシュ・メモリ回路２７０を介さずに、ｎ個のアドレスの末尾のアドレスに続くアドレスのデータをメモリから第２のキャッシュ・メモリ回路２８０に順次読み出して保存する。 - 特許庁 - The external control synchronizer 10, according to the control circuit 15, switches a pseudo-metastable signal generated with a metastable generation unit 11, or a synchronization signal, synchronized with a synchronization unit 12, and outputs the resultant to a sequential circuit 22 in the next stage.
外部制御シンクロナイザ１０は、制御回路１５に従って、メタステーブル発生部１１が生成する擬似メタステーブル信号、または同期化部１２によって同期化された同期化信号を切り替え、次段の順序回路２２に出力する。 - 特許庁 - A surface sequencing circuit 200 converts the video images of three primary colors to surface sequential signals for which a field frequency is 3n+1 folds {(n) is ≥1} and a selection circuit 110 multiplexes video images for scanning distortion detection to a free field.
面順次化回路２００は、３原色の映像をフィールド周波数を３ｎ＋１倍（ｎは１以上）の面順次化信号に変換し、選択回路１１０は、空いたフィールドに走査歪み検出のための映像を多重する。 - 特許庁 - A scanning order control circuit 1 divides scanning lines into a plurality of blocks to perform an interlaced scanning in the blocks and sequential scanning among the blocks and a data signal recombining and supplying circuit 8 supplies a data signal recombined corresponding to the scanning order of scanning signals to a signal line driving circuit 2.
走査順制御回路１により走査線を複数のブロックに分割してブロック内では飛び越し走査、ブロック間では順次走査を行わせ、データ信号組み替え供給回路８により走査信号の走査順に対応して組み替えたデータ信号を信号線駆動回路２に供給する。 - 特許庁 - Namely, a combination circuit between sequential circuits is expressed by a DAG (directed acyclic graph), and for respective nodes expressing the combination circuit, a table is prepared (S11) to which the information of arrival delay from an end point of each path up to the combination circuit or path restriction delay-arrival delay is added.
すなわち、順序回路間の組み合わせ回路をＤＡＧ(Directed Acyclic Graph)で表現し、組合せ回路を表す各ノードに対して、パス毎に終点からその組合せ回路までの到達遅延またはパス制約遅延−到達遅延の情報を付加したテーブルを作成する(Ｓ１１)。 - 特許庁 - A control circuit for performing sequential lighting control of the emitters is disposed on the printed circuit board or in a separately placed control box, and power is supplied to the control circuit and the emitters in the emergency such as the fire or earthquake to sequentially light the emitters in the direction of an emergency exit.
また、前記プリント基板上又は別置の制御ボックス内に発光体の順次点灯制御を行うための制御回路を配設し、火災や地震等の非常時において制御回路及び発光体に電源を供給することにより、発光体を非常口のある方向に順次点灯させる。 - 特許庁 - A color sequential drive synchronizing circuit 23 outputs rotation control signals S2 to a motor 11, so as to change the rotation angle of a rotary color filter disk 7, after the elapse of the delay time Td to θ.
色順次駆動同期回路２３は、遅れ時間Ｔｄが経過後の回転色フィルタ円盤７の回転角をθにするように、モータ１１に回転制御信号Ｓ２を出力する。 - 特許庁 - To provide a switched capacitor charge redistribution sequential approximation type analog-to-digital converter which neither greatly increases in circuit scale nor increases conversion time while its quantization error is uniformly distributed between +0.5LSB and -0.5LSB.
量子化誤差が+0.5LSB〜-0.5LSに一様に分布し、回路規模の大幅な加及び変換時間の増加のない、スイッチトキャパシタ電荷再分布逐次近似型アナログ−ディジタル変換器を提供する。 - 特許庁 - The DRAM circuit has a number of memory cells that do not require sequential access, and at least part of the memory cells has two or more memory cells for a single bit line contact.
ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つ以上のメモリセルを有している。 - 特許庁 - When the logic circuit determines that the stop command is the standard stop command, the system is stopped by a standard sequential process in which a hydrogen flow is consumed inside the system.
この論理回路が停止コマンドが標準停止コマンドであるべきということを決定した場合、システムは、水素の流れがシステム内部で消費される標準の逐次プロセスで停止される。 - 特許庁 - To prevent even a video signal including an edge uniform movement image from being determined as a 2-2 pull-down signal in error, and to perform sequential scanning conversion without increasing a circuit scale.
エッジ等速移動画像が含まれている映像信号でも、２−２プルダウン信号であるとの誤った判定がなされることなく、回路規模の増大を招かずに順次走査変換を行う。 - 特許庁 - The panel unit control circuit 28 starts sequential reset after termination of the executed parallel reset when the request for photography requesting the FPD to detect X-rays is received.
パネルユニット制御回路２８は、ＦＰＤにＸ線の検出を要求する撮影要求を受けたときには、実行中の並列リセットが終了するのを待って、順次リセットを開始する。 - 特許庁 - A sequential circuit evaluating means 107 inputs output vector and dump data 106 and the intermediate files and evaluates whether or not respective nodes positioned in a signal propagation path have toggle changes.
また、順序回路評価手段１０７は、出力ベクタ・ダンプデータ１０６と中間ファイルとを入力し、信号伝搬経路に位置する各ノードがトグル変化するか否かを評価する。 - 特許庁 - A DMD-driving circuit 22 inputs the color sequential image signals S4, writes them to a frame memory 221, reads them after the lapse of a time td and outputs DMD driving signals S5.
ＤＭＤ駆動回路２２は、色順次画像信号Ｓ４を入力してフレームメモリ２２１に書き込み、時間ｔｄが経過後に読み出してＤＭＤ駆動駆動信号Ｓ５を出力する。 - 特許庁 - Therefore, the scanning electrode driving circuit 30 applies a scanning voltage having a pulse width half as long as the pulse width of the scanning voltage in the daytime on a scanning electrode involved in linear sequential scanning.
このため、走査電極駆動回路３０は、昼間のときの走査電圧のパルス幅の半分のパルス幅を有する走査電圧を線順次走査に係る走査電極に印加する。 - 特許庁 - The control circuit 60 modulates intensity of a laser diode 56 for transmitting an output voltage of the light receiving element 40 in the sequential switch of the light selector 35 to the terminal station 10.
制御回路６０は、光セレクタ３５を順次切り換えたときの受光素子４０の出力電圧を端局１０に送信するためにレーザダイオード５６を強度変調する。 - 特許庁 - To obtain a sequential circuit, which operates at a high speed without tightening the requirement imposed on the performance of transistors that constitute shift registers and without increasing the frequency of clock signals, and to obtain a liquid crystal display device, which uses the circuit and has high definition.
クロック信号の高周波化やシフトレジスタを構成するトランジスタの性能に対する要求を厳しくすることなく高速に動作する順序回路、並びにこのような順序回路を用いた高精細な液晶表示装置を提供する。 - 特許庁 - The flag circuit added to the storage element of the sequential circuit not reset by the asynchronous reset signal comes into a non-effective display state showing that the storage element does not hold the effective data when the asynchronous reset signal is inputted.
非同期リセット信号でリセットされない順序回路の記憶素子に対して付加されるフラグ回路は、非同期リセット信号が入力されたときに記憶素子が有効なデータを保持していないことを示す非有効表示状態になるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
