「sequential circuit」を含む例文一覧(223)
＜前へ 1 2 3 4 5 次へ＞- A second output control circuit part 35B generates an even-order scanning signal by AND between a shift pulse from the second sequential transfer circuit 34B and a scanning signal from an odd-numbered scanning line and outputs the generated scanning signal to its corresponding even-numbered scanning line.
第２出力制御回路部３５Ｂは、第２順次転送回路３４Ｂからのシフトパルスと、奇数番目走査線からの走査信号との論理積によって偶数番目の走査信号を生成し対応する偶数番目の走査線に出力する。 - 特許庁 - A first output control circuit part 35A generates an odd-numbered scanning signal by AND between a shift pulse from the first sequential transfer circuit 34A and a scanning signal from an even-numbered scanning line and outputs the generated scanning signal to its corresponding odd-numbered scanning line.
第１出力制御回路部３５Ａは、第１順次転送回路３４Ａからのシフトパルスと、偶数番目走査線からの走査信号との論理積によって奇数番目の走査信号を生成し対応する奇数番目の走査線に出力する。 - 特許庁 - Also the display device is provided with a counter scanning circuit 4 which applies either of counter electric potentials COMMH and COMML reversing polarities by sequentially scanning the row counter electrodes Xcom in accordance with sequential selection of a pixel row with a vertically scanning circuit 2.
又、垂直走査回路２による画素行の順次選択に合わせて行対向電極Ｘｃｏｍを順次走査して極性が反転する対向電位ＣＯＭＭＨ／ＣＯＭＭＬのいずれか一方を印加する対向走査回路４を備えている。 - 特許庁 - The two-dimensional propagation process included in the sequential processing is decomposed into two processes equivalent to it and comprising a vertical propagation process and a horizontal propagation process; the vertical propagation process is processed by using a one-dimensional SIMD (single instruction multiple data) type processor 41; and the horizontal propagation process is processed by using the circuit 81 for sequential processing.
逐次処理に含まれる２次元の伝播処理については、これと等価な垂直方向の伝播処理と水平方向の伝播処理との２つに分解し、垂直方向の伝播処理は１次元ＳＩＭＤ型プロセッサ４１を用いて処理し、水平方向の伝播処理は逐次処理用回路８１を用いて処理する。 - 特許庁 - An LED drive circuit comprises: a time division control circuit 20 activating first to fourth columns of LEDs in a sequential manner; and a PMW circuit provided corresponding to the LEDs activated by the time division control circuit 20 and supplying electric current to the LEDs during a period of pulse width according to display data Dm in an activation period.
ＬＥＤ駆動回路は、第１列から第４列のＬＥＤをシーケンス的に活性化する時分割制御回路２０と、時分割制御回路２０により活性化されたＬＥＤに対応して設けられ、活性化期間の中で、表示データＤｍに応じたパルス幅の期間、ＬＥＤに電流を供給するＰＷＭ回路を備える。 - 特許庁 - To provide a sequential comparison type A/D converter which comprises a sample/hold amplifying circuit and is capable of inputting and A/D converting a signal of which a signal amplitude is equal with a power supply voltage.
本発明は、サンプルホールドアンプ回路を備え、電源電圧と等しい信号振幅の信号を入力してＡＤ変換することが可能な逐次比較型ＡＤ変換器を提供するを目的とする。 - 特許庁 - OPTIMIZING DEVICE, OPTIMIZING METHOD AND OPTIMIZING PROCESSING PROGRAM OF STATUS ASSIGNMENT OF SYNCHRONOUS SEQUENTIAL CIRCUIT, READABLE RECORDING MEDIUM AND LOGIC SYNTHESIZER
同期式順序回路の状態割当て最適化装置、論理合成装置、同期式順序回路の状態割当て最適化方法、同期式順序回路の状態割当て最適化処理プログラムおよび可読記録媒体 - 特許庁 - The liquid crystal display is provided with a liquid crystal panel having a liquid crystal display element 6 of a PLCC (Polymer/Liquid Crystal Composite) mode and a liquid crystal driving circuit driving the liquid crystal display element 6 by the field sequential system.
ＰＬＣＣ（Polymer / Liquid Crystal Composite）モードの液晶表示素子６を有する液晶パネルと、当該液晶表示素子６をフィールド・シーケンシャル方式で駆動する液晶駆動回路とを設けるようにする。 - 特許庁 - The DRAM circuit has a plurality of memory cells that do not require sequential access, and at least a part of a plurality of the memory cells has more than two memory cells with respect to a single bit-line contact.
ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つを越えるメモリセルを有している。 - 特許庁 - The AND gate 103 calculates the logical product of signals to be applied from the plurality of reset input terminals 101, and outputs it as a reset signal to initialize a sequential circuit in the processor 100.
ＡＮＤゲート１０３は、複数のリセット入力端子１０１から与えられる信号の論理積をとり、プロセッサ１００内の順序回路を初期化するリセット信号として出力する。 - 特許庁 - The delay circuit includes an autonomous sequential activation function for sending the operation signal to a next stage after the passage of delay time.
同時動作信号を入力されたメモリコア層は動作信号に従って動作するとともに、遅延回路は遅延時間経過後に動作信号を次段に送出する自律的逐次活性化機能を備える。 - 特許庁 - To provide a driving method and circuit which reduce complementary image persistence in a display device which performs line sequential driving by using an electron emission element of a capacitive load, such as an MIM element, and the display device.
ＭＩＭ素子などの容量性負荷の電子放出素子を用いて線順次駆動を行うディスプレイ装置における補色残像を低減する駆動方法と回路、及びディスプレイ装置を提供する。 - 特許庁 - To provide a data transfer apparatus for realizing a line sequential color read function by having only to add a minimum circuit for a color identification means, a color identification conversion means, and a transfer destination start address designation means for each color to a conventional apparatus.
カラー識別手段、カラー識別変換手段と各カラーの転送先開始アドレス指定手段の最小限の回路を追加するのみで線順次カラー読み取り機能を実現する。 - 特許庁 - Namely, the number of the capacitors is set as a half of the number of bits of the digital image signal DAT, and a sample hold circuit is saved by a point sequential drive, to thereby miniaturize a source driver 32 and to aim to narrow the frame.
すなわち、コンデンサの個数をディジタル映像信号ＤＡＴのビット数の１/２にし、点順次駆動によってサンプルホールド回路を省いて、ソースドライバ３２を小型化にして狭額縁化を図る。 - 特許庁 - When the detection circuit 7 detects a change in the value in a period wherein the sequential comparison register 5 should hold the data, for example, in a period other than a comparison period, an abnormal conversion detection signal is output.
検出回路７により、逐次比較レジスタ５がデータを保持しなければならない期間、たとえば、比較期間以外にその値が変化したことを検出して異常変換検出信号を出力する。 - 特許庁 - Shift operation of the shift register 3 corresponding to the driving clock switches common signal lines as control targets of a common driving circuit 4 to apply sequential driving voltage to the common signal lines C0-C3.
この駆動クロックに応じたシフトレジスタ３のシフト動作により、コモン駆動回路４の制御対象となるコモン信号線が切り替えられ、各コモン信号線Ｃ０〜Ｃ３に順次駆動電圧が与えられる。 - 特許庁 - In a sample-and-hold circuit group 108, inputted picture signals are successively held with the timing corresponding to each phase and four phase picture signals are obtained from single time sequential picture signals.
サンプルホールド回路群１０８では、入力された画像信号が、各相に対応したタイミングで順次ホールドされ、一つの時系列的な画像信号から再び４相の画像信号が得られる。 - 特許庁 - Provided that y is a number that satisfies a formula, y≤1-N, the serial circuit data are mapped onto an NxSTS-1 SONET payload that uses y STS-1, the STS-1 is selected from the N STS-1 on the sequential or non-sequential basis, and the multiplexer is composed of mapping devices which carry out a mapping operation in accordance with a prescribed bandwidth allocation method.
ｙを１−Ｎの範囲としてｙ個のＳＴＳ−１を用いるＮｘＳＴＳ−１ ＳＯＮＥＴペイロードに上記データをマッピングするように構成され、上記ＳＴＳ−１が上記Ｎ個のＳＴＳ−１からシーケンシャルあるいは非シーケンシャル・ベースで選択され、前記マッピングが所定の帯域幅割り当てに従って行われるマッパーで構成されるマルチプレクサ。 - 特許庁 - A logic block group 120 having at least one set of a logic block having at least one logic circuit and a sequential circuit that receives the output of the logic block is arranged in an irradiation region 110 of a high-energy particle irradiation device, and subjected to irradiation with high-energy particles.
少なくとも一つの論理回路を有する論理ブロックと、当該論理ブロックの出力を入力する順序回路と、の組を少なくとも一つ以上有する論理ブロック群１２０を高エネルギー粒子照射装置の照射領域１１０に配置して、高エネルギー粒子を照射する。 - 特許庁 - The liquid crystal display device comprises liquid crystal pixels LC arrayed in a matrix form, a row drive circuit 1 for sequentially scanning each row of the liquid crystal pixels at each frame repeated at a prescribed cycle, and a column-scanning circuit for writing an image signal in each liquid crystal pixel LC synchronizing with the sequential scanning.
液晶表示装置は、行列状に配された液晶画素ＬＣと、所定の周期で繰り返すフレーム毎に液晶画素ＬＣの各行を順次走査する行駆動回路１と、順次走査に同期して各液晶画素ＬＣに画像信号を書き込む列駆動回路３とを備えている。 - 特許庁 - A timing verifying part 35 extracts a path reaching from the start point to end point of a target sequential circuit from among paths extracted by a path extracting part 34, and executes the delay of the extracted path.
タイミング検証部３５は、パス抽出部３４によって抽出されたパスの中から、対象となる順序回路の始点ポイントから終点ポイントに至るパスを抽出し、抽出されたパスの遅延を行なう。 - 特許庁 - To provide a generation device or the like for generating a test vector set, capable of reducing the difference between each logic value generated before and after scan capture, concerning the output of a scan cell included in a full-scan sequential circuit.
フルスキャン順序回路に含まれるスキャンセルの出力について、スキャンキャプチャの前後において発生する論理値の相違が低減されるようなテストベクトル集合の生成を行う生成装置等を提供する。 - 特許庁 - To provide a sequential circuit which can be operated faster than a maximum operating frequency determined by a maximum delay data path and can improve performance as a result, and an acceleration method thereof.
最大遅延データパスによって決定される最大動作周波数よりも高速に動作させることを可能とし、結果としてパフォーマンスを向上させることができる順序回路及びその高速化方法を提供する。 - 特許庁 - To provide a liquid crystal display device sufficiently securing a display time and realizing an excellent picture display while reducing a circuit scale in a color display by a time sequential drive system.
タイムシーケンシャル駆動方式によるカラー表示において、回路規模の縮小を図りつつ、十分な表示可能時間を確保し、良好な画面表示を実現することができる液晶表示装置を提供する。 - 特許庁 - To provide an imprint apparatus, at the time of circuit pattern formation, which can imprint and easily release a substrate by aligning the substrate and the sequential pressurization, and which can be used for the large area substrate, and to provide a system and a method.
回路パターン形成の時、基板を整列させて順次加圧によってインプリントを行って容易に基板と離形することができ、大面積基板で使用可能であるインプリント装置、システム及び方法を提供する。 - 特許庁 - To provide a color sequential LED driving circuit that makes it easy to take measures against heat generation while improving power consumption efficiency by reducing electric power consumed for Joule heat as much as possible when LEDs illuminate.
ＬＥＤ点灯時において、ジュール熱として消費される無駄な電力をできるだけ少なくし、電力消費効率を高めるとともに発熱対策を楽にするための色順次式ＬＥＤ駆動回路を提供する。 - 特許庁 - A time sequential binary signal in each pixel cell is acquired by performing row scan at a high speed, and a data processing circuit 100 finds a luminance signal corresponding to pulse width with a binary signal column as a PWM signal.
行スキャンを高速で行うことにより各画素セルにおける時系列的な二値信号を取得し、データ処理回路１００において二値信号列をＰＷＭ信号としてパルス幅に応じた輝度信号を求める。 - 特許庁 - To provide a sequential power supply system that can easily countermeasure latch-up among many complementary semiconductor substrates adopting a large scale configuration without modifying a structure of the inside of a semiconductor circuit or the like.
大規模構成による異なる多数の相補型半導体基板間でのラッチアップ対策を、半導体回路内部の構造等を変更することなく容易に行う順次電源供給方式を提供する。 - 特許庁 - Further, the electro-optical device 1 is provided with a data driving circuit 21 for driving the data lines 20, and the data line driving circuit 21 is provided with a demultiplexor unit circuit M for distributing image signals supplied as time-sequential signals to the data lines 20 by connecting an output terminal selected from among a plurality of output terminals to an input terminal.
また、電気光学装置１は、データ線２０を駆動するデータ線駆動回路２１を備え、データ線駆動回路２１は、複数の出力端子の中から選択された出力端子を入力端子に接続することにより、時分割信号として供給される画像信号をデータ線２０に振り分けるデマルチプレクサ単位回路Ｍを備える。 - 特許庁 - In a line data sorting unit of a color sequential timing controlling circuit, inputted pixels/sub-pixels are buffered, sorted, and outputted, they are also sorted by a color data sorting unit according to the color sequential method and colors of sub-pixels, a driving controller writes sorted sub-pixels of various colors onto a display panel within a short time variation to generate a full-color frame.
カラー・シーケンス・タイミング制御回路のラインデータ仕分けユニットにおいて、入力されたピクセル／サブピクセルはバッファリング、保存及び出力され、カラー・シーケンス法及びサブピクセルのカラーに従って、カラーデータ仕分けユニットによって仕分けされ、駆動制御装置が、フルカラー・フレームを生成するために、仕分けされた様々なカラーのサブピクセルを、短い時間変化内に表示パネルに書き込む。 - 特許庁 - Switching elements 22 to 24 are turned on successively by a sequential circuit 25, and whether or not the voltages Vi1 to Vi3 of terminals 19 to 21 for a plurality of the LEDs 16 to 18 exceed a set value V7 are compared successively by the comparator 27 in a time series.
順序回路２５によりスイッチ素子２２〜２４を順次オンさせ、複数のＬＥＤ１６〜１８の端子１９〜２１の電圧Ｖｉ１〜Ｖｉ３が設定値Ｖ７を超えているか否かを順次時系列的に、比較器２７で比較する。 - 特許庁 - A control circuit 11 obtains large ring buffer 14-1 during sequential writing, and performs a retry to return an adjacent track according to the return sector area of the ring buffer 14-1 when a write error occurs in cache data of the ring buffer 14-1.
制御回路（１１）が、シーケンシャルライト時に、リングバッファ（１４−１）を大きく取得し、リングバッファ（１４−１）のキャッシュデータのライトエラー時に、リングバッファ（１４−１）の戻しセクタ領域のデータにより、隣接トラックまでさかのぼってリトライする。 - 特許庁 - In the case where the sum total ΔD of the deviation of pixel values between four adjacent pixels is smaller than a threshold value, the face sequential type video scope 10 is judged to be connected, so that an image signal is processed by the first image signal processing circuit 26.
隣接する４画素間における画素値の偏差の総和ΔＤが閾値より小さい場合、面順次式のビデオスコープ１０が接続されていると判断し、第１の画像信号処理回路２６において画像信号を処理する。 - 特許庁 - An active matrix type display device 10 of a dot-sequential drive system has a plurality of pixels arranged in a matrix and a selection control circuit 309 selecting a horizontal pixel line to which a luminance signal is to be inputted among a plurality of pixels.
点順次駆動方式のアクティブマトリクス型の表示装置１０において、複数の画素が行列状に配置され、選択制御回路３０は複数の画素のうち輝度信号を入力すべき水平画素ラインを選択する。 - 特許庁 - To perform a transfer precharging or a sequential precharging by a driving circuit of an electrooptical panel such as a liquid crystal panel while making a substrate and a device small-sized or simplifying a device configuration and a control style.
液晶パネル等の電気光学パネルの駆動回路において、基板や装置の小型化を図りつつ、或いは基板上における装置構成や制御形態を簡略化しつつ、転送プリチャージ或いは順次プリチャージを行う。 - 特許庁 - Electrode conductors 5 and 6 of a printed wiring board are printed and formed at positions independent of a conductor 3 constituting an electronic circuit 2, and a deterioration of the conductor 3 constituting the circuit 2 is detected from a sequential change in the electrical characteristics, which are measured in the conductors 5 and 6, of the conductor 3.
電子回路２を構成する導体３に対して独立した位置に劣化検出用電極導体５，６を印刷形成し、劣化検出用電極導体５，６で測定した電気的特性の時間的変化から、電子回路２を構成する導体３の劣化を検出することを特徴とする。 - 特許庁 - The data compressor is provided with a bit stream rearrangement circuit 4 that rearranges a bit stream of multi-value image data into a bit stream obtained by applying sequential bit arrangement of bits of the same bit position by each of a prescribed number of pixel data to each bit position before reversible compression of the multi-value image data by a compression circuit 5.
圧縮回路５にて多値の画像データの可逆的圧縮を行う前に、多値の画像データのビット列を所定数の画素データ毎に同じビット位のビットを順次並べる作業を各ビット位に対して順次行うことにより得られるビット列に並べ換えるビット列並べ換え回路４を設ける。 - 特許庁 - In the R/W signal processing circuit 3, an interleave write data generation circuit 8 converts inputted write data into write pulse signals C1 and C2 having an interleave relation to each other by alternately distributing sequential bit signals and alternately distributing "1"-bit pulses and transmits the write pulse signals C1 and C2 to the R/W amplifier 2.
Ｒ／Ｗ信号処理回路３では、入力されるライトデータがインターリーブライトデータ生成回路８で、順次のビット信号が交互に分配されたり、“１”ビットのパルスが交互に分配されたりして、互いにインターリーブ関係にあるライトパルス信号Ｃ１，Ｃ２に変換され、Ｒ／Ｗアンプ２に伝送される。 - 特許庁 - The color shift correction apparatus comprises: a synchronization memory 23 for storing field sequential chrominance signals outputted from a CCD 12 for the respective chrominance signals generating the color images forming one image by being composed respectively; and a still image processing circuit 24 provided with a shake correction processing circuit 28 for correcting the shake of the color image due to the color shift.
ＣＣＤ１２から出力される面順次の色信号を、それぞれを合成することで１つの画像を形成する色画像を生成する色信号別に記憶する同時化メモリ２３と、色ずれによる色画像のぶれを補正するぶれ補正処理回路２８を備えた静止画処理回路２４とを備えている。 - 特許庁 - Each clock control circuit 3 has variable phase circuits 30, 31 capable of inputting a 2nd clock signal, supplying a 3rd clock signal CLK3 to a sequential circuit and changing the phase of an I/O and a phase difference detection circuit 32 for detecting a phase difference between the 1st and 3rd clock signals and controlling the variable phase circuits 30, 31 so as to fix the phase difference.
クロック制御回路は、第２のクロック信号を入力して第３のクロック信号（ＣＬＫ３）を順序回路に供給し、入出力の位相を可変可能な位相可変回路（３０，３１）と、第１のクロック信号に対する第３のクロック信号の位相差を検出しその位相差を一定とするように位相可変回路を制御する位相差検出回路（３２）とを有する。 - 特許庁 - The field sequential imaging apparatus for imaging an object in units of colors by sequentially switching a plurality of color filters is provided with a three-dimensional filter circuit 9r which interpolates a certain color component between consecutive preceding and succeeding images in accordance with a noticed time position.
複数の色フィルタを順次切り換えて各色毎に被写体を撮像する面順次撮像装置において、ある色成分について連続した前後画像から注目する時間位置に合わせて補間する３次元フィルタ回路９ｒを設ける。 - 特許庁 - Then, plural groups are provided and based on clock signals CLK1 and CLK2 having different phases, the sequential circuit starting signals are successively transferred to succeeding stages.
そして、ＮＯＲ演算回路ＮＲ等を用いて、各々の系統に含まれるシフトレジスタＳＲのうち、同一段において最も出力の位相が近いもの同士のシフトレジスタの出力の位相差に対応したパルスを順序回路出力信号として取り出す。 - 特許庁 - In the plasma display device 10, a scan driver 13b2 generates an erasure signal using power supply that a sequential supply unit 12b maintains once a CPU 14a detects power supply from a power circuit 12 is ceased based upon a power supply signal.
プラズマディスプレイ装置１０は、電源回路１２から電源が遮断されたことをＣＰＵ１４ａが電源供給信号に基づいて検出すると、順次供給部１２ｂが維持する電源を用いてスキャン駆動部１３ｂ２は消去信号を生成する。 - 特許庁 - The multiple anode driver circuit 4 outputs anode data in synchronization with sequential scanning of two adjacent grids in the direction of line, and has two systems of shift registers 11A, 11B allotted to the odd- numbered and even-numbered grid timing, respectively.
多重アノードドライバ回路４は、隣り合う２つのグリッドがアノードの行方向に順次スキャンされるのに同期してアノードデータを出力するものであり、グリッドタイミングの奇数番と偶数番に割り付けられた２系統のシフトレジスタ１１Ａ，１１Ｂを有している。 - 特許庁 - The present invention relates to a sampling circuit for sequential sampling of a broadband periodic input signal having a nonlinear component to which a pulsed-shaped sampling signal is supplied, by which sampling is activated so that an output signal is produced.
この発明は、ブロードバンドの周期的入力信号の連続したサンプリングを行うためのサンプリング回路に関するものであり、パルス状のサンプリング信号が供給される非線形要素を設け、サンプリングを活性化して出力信号を形成することにある。 - 特許庁 - An NTSC image signal that is generated through sequential processing by a reception antenna 11, a tuner 12 and an intermediate frequency amplifier circuit 13 is fed to an A/D converter 21, where the signal is A/D- converted and the converted signal is fed to a classification adaptive processing section 32.
受信アンテナ１１、チューナー１２および中間周波増幅回路１３によって順次なされる処理によって生成されるＮＴＳＣ画像信号がＡ／Ｄ変換器２１に供給され、Ａ／Ｄ変換されてクラス分類適応処理部３２に供給される。 - 特許庁 - To improve verification efficiency by discriminating an output terminal to be affected by logic change, an output terminal not to be affected, and the output signal of a sequential circuit, and by clarifying a signal to be verified by the logic change.
論理変更により影響を受ける出力端子と影響を受けない出力端子および順序回路の出力信号を判別することで、論理変更により検証すべき信号を明確することで検証効率を向上させることを目的とする。 - 特許庁 - A signal line driving circuit of the electrooptical device has a block-by-block memory which extracts and stores video signal data corresponding to blocks from a line memory and supplies them as data VD42, a shift register which outputs a sequential shift signal for selecting blocks in sequence, and a selection switch group 40.
電気光学装置の信号線駆動回路は、ラインメモリからブロック毎に対応する映像信号データを抜き出して記憶しデータＶＤ４２として供給するブロック分メモリ、ブロックを順次選択する順次シフト信号を出力するシフトレジスタ、選択スイッチ群４０を備える。 - 特許庁 - A crosstalk noise upper limit value setting part 40 preliminarily sets a specific noise upper limit value with respect to input wiring to a sequential circuit where malfunction is caused due to glitch, and temporarily sets a noise upper limit value with respect to any part other than the part where the specific upper limit value is set.
クロストークノイズ上限値設定部４０では、グリッチに起因して誤動作が引き起こされる順序回路への入力配線等について、ノイズ上限値を格別に予め設定するとともに、この上限値が設定される箇所以外の箇所について、ノイズ上限値を仮設定する。 - 特許庁 - To provide an image processing apparatus that can be realized with a small-scale circuit because no motion discrimination is conducted when converting an interlace scanning image signal into a sequential scanning image signal and that can obtain an excellent converted image where production of line flicker in a still picture can be suppressed.
飛び越し走査画像信号を順次操作変換画像信号に変換する際に、動き判定を行なわないため小規模な回路で実現することができ、静止画でのラインフリッカの発生を抑えた良好な変換画像を得ることのできる画像処理装置を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
