「system clock」を含む例文一覧(2171)
＜前へ 1 2 .... 34 35 36 37 38 39 40 41 42 43 44 次へ＞- In the four-phase clock signal preparation system 1, according to a preset program 4, a CPU 3 outputs a signal when the count value of clock signals of an oscillator 2 by a counter 5 becomes a preset comparative value and corresponding to the output from this counter 5, pattern data stored in a memory 6 are selectively read out and outputted to an external interface 8 by a direct memory access controller 7.
４相クロック信号作成システム１においては、ＣＰＵ３が予め設定されたプログラム４にしたがって、カウンタ５による発振子２のクロック信号のカウント値が予め設定された比較値になると出力し、このカウンタ５からの出力により、ダイレクトメモリアクセスコントローラ７がメモリ６に格納されているパターンデータを選択して読み出して、外部インターフェース８に出力する。 - 特許庁 - Further, the server rack system detects the deletion or operation stop of the server or the addition or operation restart of the server, and when detecting the deletion or operation stop of the server or the addition or operation restart of the server, resets the CPU clock frequencies of the plurality of servers and changes the CPU clock frequencies to be frequencies successively shifted in each predetermined shift width.
また、サーバの削除又は動作停止、又は、サーバの追加又は動作再開を検出し、サーバの削除又は動作停止、又は、前記サーバの追加又は動作再開が検出された時には、複数のサーバのＣＰＵクロック周波数の再設定を行い、複数のサーバのＣＰＵクロック周波数が順に所定シフト幅づつずらした周波数となるように変更する。 - 特許庁 - To provide a semiconductor memory having a transfer system for transferring data synchronized with both edges of the leading and trailing of an outside clock signal, and yet easily being tested and evaluated by a conventional memory testing device with respect to SDRM for writing/reading data synchronously with the outside clock signal and a method for controlling the SDRAM and to provide a control method for the semiconductor memory.
本発明は、外部クロック信号に同期してデータの書き込み／読み出しを行うＳＤＲＡＭ及びその制御方法に関し、外部クロック信号の立ち上がりと立ち下がりの両エッジに同期してデータを転送する転送方式を有しながら、従来のメモリ試験装置で容易に試験、評価ができる半導体記憶装置及びその制御方法を提供することを目的とする。 - 特許庁 - In a network system where a main apparatus being attached with an interface unit can communicate with another apparatus through a network, a signal detecting section 7 monitors a packet signal for the main apparatus being filtered through a switching hub 10, and a clock control section 8 controls a clock frequency being fed to the CPU section 4 of the network interface unit to increase or decrease.
インタフェース装置を装着可能な本体機器と他の機器がネットワークを介して通信可能なネットワークシステムにおいて、スイッチングハブ１０を介してフィルタリングされる本体機器に対するパケット信号を信号検出部７が監視して、クロック制御部８がネットワークインタフェース装置のＣＰＵ部４に供給するクロック周波数を上げ下げ制御する構成を特徴とする。 - 特許庁 - The LSI optical wiring system includes: a mode synchronous laser light source; and an optical wiring part including a clock optical wiring for transmitting an optical clock out of light outputted from the mode synchronous laser light source, one or more optical modulators for converting light inputted from the mode synchronous laser light source into optical data, and data optical wirings respectively connected to the one or more optical modulators.
モード同期レーザ光源と、モード同期レーザ光源から出力される光のうち光クロックを伝送するためのクロック光配線、モード同期レーザ光源から入力される光を光データに変換する１または複数の光変調器、および１または複数の光変調器のそれぞれに接続されたデータ光配線を含む光配線部と、を有する。 - 特許庁 - In a signal transmission system for transmitting logical data by two positive and negative differential signals, a signal of exclusive OR 7 is generated from a clock signal CK and a data signal D, the generated exclusive OR signal CD and the data signal D are multiplexed to transmit the data signal D and the clock signal CK as differential signals having two amplitude values through a pair of signal lines.
正負二つの差動信号によって論理データを伝送する信号伝送方式において、クロック信号ＣＫはデータ信号Ｄとの排他的論理和７の信号を生成し、生成した排他的論理和の信号ＣＤとデータ信号Ｄとを多重化し、２値の振幅をもつ差動信号でデータ信号とクロック信号を１対の信号線ペアで伝送すること。 - 特許庁 - The television signal processing apparatus 200 for receiving the input of the composite video signal from the television signal receiver 100 includes: a PLL circuit 32 for generating a clock signal synchronously with a synchronizing signal on the basis of a phase difference between the synchronizing signal separated from the composite video signal and a frequency-divided system clock; and a video signal adjustment section for adjusting the video signal separated from the composite video signal.
テレビジョン信号受信装置からコンポジット映像信号の入力を受けるテレビジョン信号処理装置であって，前記コンポジット映像信号から分離された同期信号との位相差に基づき，前記同期信号に同期した前記クロック信号を生成するＰＬＬ回路と，前記コンポジット映像信号から分離された映像信号を調整する映像信号調整部とを有する。 - 特許庁 - An endoscope system is equipped with an endoscope for driving a solid-state image sensor based on a clock signal whose frequency corresponds to the number of pixels of the solid-state image sensor, a processor device which produces a video signal for an image display based on an imaging signal output from the endoscope and the clock signal, and an option circuit board 56 for outputting by converting the video signal to a prescribed format.
内視鏡システムは、固体撮像素子の画素数に対応した周波数のクロック信号に基づいて固体撮像素子の駆動を行う内視鏡と、内視鏡から出力される撮像信号及びクロック信号に基づいて画像表示用の映像信号を生成するプロセッサ装置と、映像信号を所定の形式に変換して出力するオプション基板５６とを備える。 - 特許庁 - In the electronic endoscope system where a CCD 13 is used to generate an NTSC interlaced scanned signal, a progressive resolution conversion circuit 27 reads odd number and even number field signals by using a clock signal with a doubled frequency and reads twice the same horizontal line data by using a clock signal whose frequency is multiplied by 4 to obtain a noninterlaced scanned progressive signal where 970 horizontal lines are densely arranged.
ＣＣＤ１３を用いてＮＴＳＣ用のインターレース走査用信号を形成する電子内視鏡装置で、プログレッシブ解像度変換回路２７により、奇数及び偶数フィールド信号を２倍のクロック信号で読出し、その後４倍のクロック信号で同一水平ラインデータを２回読み出すことにより、９７０本の水平ラインを密に配置したノンインターレース走査のプログレッシブ信号を得る。 - 特許庁 - A switch depression detecting circuit 12 checks whether the switch has been depressed, a counter circuit 14 is synchronized with a clock signal generated by a clock circuit 13 and counts a switch depression period detected by the detection circuit 12, and a reset signal generation circuit 16 outputs a reset signal to an on-vehicle system 15, when the counted value at that time reaches a fixed value.
スイッチ１１が押下されているか否かをスイッチ押下検出回路１２で検出し、カウンタ回路１４がクロック回路１３で生成されたクロック信号に同期してスイッチ押下検出回路１２で検出されているスイッチ押下時間をカウントし、このときのカウント値が一定値に達すると車載システム１５に対しリセット信号生成回路１６からリセット信号を出力する。 - 特許庁 - The vehicular failure diagnostic system has a first electronic control unit 1 and second electronic control units 2 connected for data transmission and reception via a communication line 3, in which the first electronic control unit has a clock 14 with a calendar function, and each second electronic control unit acquires and stores date/time data clocked by the clock via the communication line upon failure occurrence detection.
車両用故障診断装置は、第１の電子制御装置（１）と第２の電子制御装置（２）とが通信ライン（３）を介してデータ授受可能に接続され、第１の電子制御装置はカレンダ機能付きの時計（１４）を有し、第２の電子制御装置の各々は、故障発生検出時、時計で計時された日時データを通信ラインを介して取得して記憶する。 - 特許庁 - The DSP is equipped with a start address register where a value is set and a comparing circuit which compares the start address register with an output address for outputting digital voice data; when those values match each other, the clock of the DSP is turned on and then even when the processor is applied to a different voice compression system or equipment, the power consumption can be reduced by optimum clock control through a simple circuit.
ＤＳＰが値をセットする起動アドレスレジスタと、この起動アドレスレジスタとデジタル音声データを出力する出力アドレスを比較する比較回路を備え、これらの値が一致したときにＤＳＰのクロックをオンすることで、これまでと異なる音声圧縮方式や機器に対応する場合でも、簡単な回路で最適なクロック制御による消費電力の削減が可能である。 - 特許庁 - A virtual holder storing management information for utilizing content data is specified by cooperation of a system control part 120 and a drive control part 106 in consideration of preparation date of content data obtained from a clock circuit 125 through a system control part 120 as well as information about date of schedule information obtained from a schedule memory 123 through the system control part 120.
システム制御部１２０を通じて時計回路１２５から取得されるコンテンツデータの作成日時だけでなく、システム制御部１２０を通じてスケジュールメモリ１２３から取得されるスケジュール情報の日時に関する情報をも考慮して、システム制御部１２０とドライブ制御部１０６とが協働し、コンテンツデータを利用するための管理情報の登録場所である仮想フォルダを特定する。 - 特許庁 - Each of communication units 233 in a 1st communication system 230 is configured respectively to make accessed a data transmission line 231 in a specific timing period that is synchronously with a common system clock between the communication equipments 233 and that is set to each communication equipments 233 in the case of data transmission.
第１の通信システム２３０において、複数の通信装置２３３の各々は、データ送信の際に、各通信装置２３３間で共通のシステムクロックに同期した各通信装置２３３毎に設定される固有のタイミング周期をもってデータ伝送路２３１に対してそれぞれアクセスする如く構成されている。 - 特許庁 - To provide a data transmission system capable of performing multi- point sampling and reducing generation probability of transmission errors without frequency-dividing clocks generated by a transmitter side to multiple and transmitting them to a receiver in the data transmission system for which a transmitter and the receiver are connected through plural data lines and clock lines.
送信装置と受信装置とが複数のデータ線とクロック線とにより接続されたデータ伝送システムにおいて、送信装置側の生成したクロックを逓倍に分周して受信装置に送信しなくとも、多点サンプリングを可能とし、伝送誤りの発生確率を低減することが可能なデータ伝送システムを提供する。 - 特許庁 - This computer system 1 monitors whether the internal temperature of the system exceeds four set temperature t1 to t4 or not and continues the execution of various applications within an on operation guaranteed temperature range by stepwise changing/limiting the clock frequency bands f1 to f3 of the CPU 2 or the power supply of function blocks B1 to B3.
コンピュータ装置１は、システム内部の温度が、ｔ１〜ｔ４の４つの設定温度を越えたか否かを監視し、ＣＰＵ２のクロック周波数ｆ１〜ｆ３や機能ブロックＢ１〜Ｂ３の電源を段階的に変更・制限することによって、動作保証温度内での各種アプリケーションの実行の継続を図る装置である。 - 特許庁 - The multiplexer IC 6 includes a shift register circuit system 8 which controls the opening and closing of a main switch 11, a bus register circuit system 9 and a decoder circuit 10, wherein an opening and closing control of the main switch 11 in the multiplexer IC which is connected to many vibrators can be performed by few control signal lines and few clock lines.
マルチプレクサＩＣ６には、主スイッチ１１の開閉制御を行うシフトレジスタ回路系６、バスレジスタ回路系７、デコーダ回路９を有し、少数の制御信号線と少数のクロック線により、多数の振動子に接続されるマルチプレクサＩＣ内主スイッチ１１の開閉制御を可能としている。 - 特許庁 - Two systems 100 are respectively provided with a CPU sub-system 110 operating in the same timing by clock step synchronization between their own systems, an IO sub-system 120 connected to this, an FT controller 130 connected between them and a cross link 140 for connecting their own systems through the FT controller 130.
２つのシステム１００は、自他システム間でクロックステップ同期により同じタイミングで動作するＣＰＵサブシステム１１０と、これに接続されるＩＯサブシステム１２０と、両者間に接続されるＦＴコントローラ１３０と、ＦＴコントローラ１３０を介して自他システム間を接続するクロスリング１４０とを有する。 - 特許庁 - To provide a control system where damage caused by a relay attack is effectively suppressed by determining whether the relay attack is carried out by allowing it to have such a configuration that clock errors between a key and a vehicle owned by a regular owner are corrected by a signal transmitted from the vehicle to the key in a smart key system.
スマートキーシステムにおいて、車両からキーへ送信された信号から、正規の所有者が有するキーと車両との間でクロックの誤差を補正するような仕組みを持たせることにより、リレーアタックが行われているか否かを判定して、リレーアタックによる被害を効果的に抑制できる制御システムを提供する。 - 特許庁 - The portable telephone set is provided with an infrared remote control hardware block for generating a pulse code for remote control by using a system CPU and a system clock and for modulating the pulse code for remote control into a carrier and an infrared light emitting part for sending the carrier generated by the relevant infrared remote control hardware block to an object.
携帯電話機に、システムＣＰＵとシステムクロックとを使用して、リモコン用パルスコードを生成し、該リモコン用パルスコードを搬送波に変調する赤外線リモコンハードウェアブロックと、当該赤外線リモコンハードウェアブロックにより生成された搬送波を対象物に送出する赤外線発光部と、を備えて構成する。 - 特許庁 - The digital beam forming antenna apparatus comprises a plurality of antennas 1, an RF switch 13, one-system RF amplifier 2, one-system downconverter section 6, an A/D converter 8, a memory 14, an interpolation section 16, a clock generator 15, and a digital signal processing section 12.
ディジタルビームフォーミングアンテナ装置であって、その構成要素が、複数のアンテナ１と、１個のＲＦスイッチ１３と、１系統のＲＦアンプ２と、１系統のダウンコンバータ部６と、１個のＡ／Ｄ変換器８と、メモリ１４と、補間部１６と、クロック発生器１５と、ディジタル信号処理部１２とを備えて構成されている。 - 特許庁 - Recently, out of memory utilization functions of the system, according to additive latency AL standard, after input of the row address, the column address is input instantly at the next clock, after that the row address and the column address can be decoded, this invention can be achieved without changing largely environment of the system.
近年、システムのメモリ活用機能のうち、付加レイテンシＡＬ（Ａｄｄｉｔｉｖｅ Ｌａｔｅｎｃｙ）規格によると、ローアドレスの入力後、次のクロックで直ちにカラムアドレスの入力がなされ、その後、ローアドレス及びカラムアドレスのデコードが可能となって、システムの環境を大きく変えなくとも本発明の実現が可能である。 - 特許庁 - Specific type prescribed events, for example, a case where no operational agent remains in a queue including non-real-time contact, a case where the queue is blank, and a case where a system clock is modified, along with an item provided in service immediately after the re-boot of the system, are ignored when the waiting time of items entered in the queue is predicted.
特定タイプの所定イベント、たとえば非リアルタイムコンタクトを含む待ち行列に作業エージェントが不在である、待ち行列が空である、システムクロックが変更される、およびシステムがリブートされた直後にサービス提供されたアイテムは、待ち行列に入れられたアイテムの待機時間を予測する際に無視される。 - 特許庁 - To provide a radio communication device capable of performing an appropriate operation in order to improve characteristic deterioration in the radio communication device, which is caused by the interference of a clock, concerning a configuration adopting a system such as a TDD system, to temporally change over the transmission and reception of communication data with another device.
ＴＤＤ方式等、他の装置との間の通信データの送信および受信を時間的に切り替えて行なう方式を採用する構成において、クロックの干渉による無線通信装置の特性劣化を改善するために適切な動作を行なうことが可能な無線通信装置を提供する。 - 特許庁 - To provide a parameter setting circuit capable of preventing the racing generation of the input data and input clock of an F/F for outputting an operation parameter to the circuit of a main signal processing system and eliminating the possibility of setting an erroneous parameter to the F/F for outputting the operation parameter to the circuit of the main signal processing system.
主信号処理系の回路に対して動作パラメータを出力するＦ／Ｆの入力データと入力クロックとのレーシング発生を防止し、主信号処理系の回路に対して動作パラメータを出力するＦ／Ｆに誤ったパラメータが設定される可能性を排除可能なパラメータ設定回路を提供する。 - 特許庁 - To provide a video display system capable of minimizing the number of video distribution units in use even when the limit of a clock frequency for display data synchronization is exceeded because of the number of display units which are connected in a lateral direction.
横方向に接続する表示ユニット数により表示データ同期用のクロック周波数の制限が超えた場合でも、その周波数制限の範囲内で映像分配ユニットの使用個数を最小限に抑えることができる映像表示システムを得る。 - 特許庁 - To provide a standard long wave transmission system for receiving a standard long wave at a low cost in a simple configuration in a building wherein a shield member is employed so as to correct the time in a receiver such as a wave clock.
遮蔽部材が用いられている建造物内で簡易な構成により低コストで長波標準電波を受信して、電波時計のような受信装置の時刻を修正させるようにした長波標準電波伝送システムを提供すること。 - 特許庁 - To provide a control/monitor signal transmission system that superposes a control signal and a monitor signal on a clock signal so as to obtain the control signal as a binary signal with a prescribed duty ratio and detects the monitor signal as a current signal.
本発明は、制御・監視信号伝送システムに関し、クロック信号に制御信号及び監視信号を重畳し、制御信号を所定のデューティ比の２値信号とし、監視信号を電流信号として検出することを目的とする。 - 特許庁 - Especially, in the case of recording by an EFM plus modulation system, the mark having the length of 5T (T is a channel clock) or shorter is recorded by one pulse, and the mark having the length of 6T or longer is recorded by pulses consisting of at least two kinds of recording power levels.
特に、ＥＦＭ plusの変調方式で記録する際には、５Ｔ（Ｔはチャネルクロック）以下の長さのマークは１個のパルスで記録し、６Ｔ以上の長さのマークは少なくとも２種類以上の記録パワレベルからなるパルスで記録する。 - 特許庁 - To obtain an image reader capable of reducing EMI up to an extent capable of clearing the EMI regulation of respective countries in the world by driving at least a photoelectric conversion means and an A/D conversion means by a spread spectrum clock as minimum system constitution.
最小システム構成として少なくとも光電変換手段とＡ／Ｄ変換手段部分をスペクトラム拡散クロックで駆動することで、世界各国のＥＭＩ規制をクリアし得る程度にＥＭＩを低減し得る画像読取装置を提供する。 - 特許庁 - To omit the operation for adjusting the capacity of a trimmer capacitor by operator's rotating operation in the manufacture and omit the trimmer capacitor which was needed as an accessory to a VCXO (voltage controlled crystal oscillator) as to a system clock generating device for IRD.
従来のＩＲＤ用システムクロック発生装置30ではＶＣＸＯ11の付属品として必要とされていたトリマーコンデンサ32を省略し、かつ製造時に作業者の回転操作によるによるトリマーコンデンサ32の容量調整作業も省略する。 - 特許庁 - To prevent interference of a wobble signal from both side groups for the land track when a groove is wobbled to control the disk rotation and to generate a clock signal, in an optical disk of a land/groove recording system having a pre-format ID for each sector.
セクタ毎にプリフォーマットＩＤを有するランド／グルーブ記録方式の光ディスクにおいて、ディスク回転制御やクロック信号生成のためにグルーブをウォブルさせたときに、ランドトラックに対する両側グルーブからのウォブル信号の混信を防ぐ。 - 特許庁 - The system controller 25 attaches reference date and time information 26b and local date and time information 26c or the like captured from the world clock function section 19 to image data with high resolution subjected to the signal processing by the image processing section 16 to create an image data file.
システムコントローラ２５は、画像処理部１６で信号処理された解像度の高い画像データに、世界時計機能部１９から取り込まれた基準日時情報２６ｂ及び現地日時情報等２６ｃを付加して画像データファイルを作成する。 - 特許庁 - The awakening system 1 includes an illumination section 2 for applying awakening light, an alarm section 3, a control section 4, an operation section 5, an interface section 6 capable of various setting, a clock section 7, and a body movement detection section 8 for detecting body movement of a sleeper.
覚醒システム１は、覚醒光を照射する照明部２と、アラーム部３と、制御部４と、演算部５と、各種設定を可能とするインタフェース部６と、時計部７と、睡眠者の体動を検出する体動検出部８とを備えている。 - 特許庁 - To synchronize reproduction in a plurality of reproducing devices (42) when data are read from accumulation media to be reproduced, or the data are received to be reproduced by network distribution, in the situation where a system clock can not be corrected using PCR.
ＰＣＲを利用してシステムクロックの補正ができない情況で、蓄積メディアからデータを読み出して再生したり、ネットワーク配信でデータを受信して再生したりした場合において、複数の再生装置（４２）における再生を同期させる。 - 特許庁 - Loyalty management system B comprises the counter Ac, the clock At, a web camera B1 for photographing the operating part of manufacturing equipment A, and a recording computer B2 capable of exchanging information including images with the web camera B1 via the Internet I.
ロイヤリティ管理システムＢは、カウンタＡｃと、時計Ａｔと、製造装置Ａの作動部分を撮影するＷｅｂカメラＢ１と、当該ＷｅｂカメラＢ１とインターネットＩを介して画像を含む情報の交換が可能な記録用コンピュータＢ２から構成されている。 - 特許庁 - The bus arbitration system has a plurality of bus masters and arbiters, the plurality of bus masters transmit a bus occupancy request signal using a clock signal, receive a permission signal in response to it, when the permission signal is activated, occupy a bus and exchange data with a slave.
複数のバスマスタ及びアービタを備え、複数のバスマスタはクロック信号を利用してバス占有要請信号を伝送し、それに応答して許可信号を受け、許可信号が活性化されればバスを占有してスレーブとデータをやり取りする。 - 特許庁 - To provide a spread spectrum communication system that can accurately detect a maximum correlation value without being affected by a frequency error of a reference oscillator by correcting a chip clock phase without using a highly accurate receiver-side reference oscillator.
高精度の受信側基準発振器を使用することなくチップクロック位相の補正を行うことで、基準発振器の周波数誤差の影響を受けることなく最大相関値の正確な検出を可能にするスペクトラム拡散通信方式を提供する。 - 特許庁 - This system 10 includes a trackable time generating mechanism which generates a trackable time value and a master node having a master clock which synchronizes a master time value with the trackable time and distributes a master time value to slave blocks through the communication link 12.
該システムは、追跡可能な時刻値を生成する追跡可能時刻発生機構、および、追跡可能時刻値にマスター時刻値を同期させ、通信リンクを経由してマスター時刻値をスレーブ・クロックに分配するマスター・クロックを有するマスター・ノードを含む。 - 特許庁 - This invention discloses a system and method that has a measurement device to discriminate a characteristic of the binary pulse bit stream and samples a pulse voltage level in excess of a voltage threshold level existing between delayed clock pulses in consecutive pulses of the binary pulse bit stream.
本発明は、測定装置を有するバイナリパルスのビットストリームの特性を判定し、かつ二進化パルスビットストリームの連続パルスに対し各遅延クロックパルス間に電圧閾値レベルを超えるパルス電圧レベルをサンプリングする装置及び方法を開示する。 - 特許庁 - To provide an input signal judgment method and a multiple operation unit system capable of suitably absorbing difference of judgment results when a plurality of operation units use individual clock and judge a condition of the same input signal.
複数の演算ユニットで各別のクロックを用いて同一の入力信号の状態を判定する場合であれ、それら判定結果の食い違いを好適に吸収することのできる入力信号判定方法及びマルチ演算ユニットシステムを提供する。 - 特許庁 - A vertical synchronizing signal in the laser beam system is inputted into the counter circuit B807, C808 as a signal for starting counting, and an output signal in the counter circuit B807 is inputted into the counter circuit A806 as a clock signal.
また、カウンタ回路Ｂ８０７，Ｃ８０８にはカウント開始用の信号としてレーザビーム方式における垂直同期信号が入力され、カウンタ回路Ａ８０６にはクロック信号としてカウンタ回路Ｂ８０７の出力信号が入力されている。 - 特許庁 - To supervise and control a wavelength dispersion of a transmission line which transmits an optical signal essentially not including a clock component such as a RZ signal and an OTDM signal, and control a dispersion of a transmission line without interrupting a system operation.
ＲＺ信号およびＯＴＤＭ信号のように本来クロック成分を含まない光信号を伝送する伝送路の波長分散を監視し制御することおよびシステムの運用を中断することなく伝送路分散を制御すること。 - 特許庁 - A vertical frequency counter 51 counts a system clock with a vertical synchronizing signal and a vertical frequency comparator 5 detects whether the count value and a vertical frequency decoded value from a decoder 54 which shows a vertical frequency match each other.
垂直周波数カウンタ５１が垂直同期信号をシステムクロックでカウントし、垂直周波数比較器５５がこのカウント値とデコーダ５４からの垂直周波数を示す垂直周波数デコード値とが互いに一致しているか否かを検出する。 - 特許庁 - In the apparatus, in recording the stream data, a timer generating section 130 generates an SW timer time stamp on the basis of a system clock corrected using PCR received together with the stream data, and a buffer section 140 records the stream to a storage section 200 together with the time stamp.
ストリームデータの記録時に、タイマ生成部１３０が、ストリームデータとともに受信したＰＣＲを用いて補正したシステムクロックに基づいて、ＳＷタイマタイムスタンプを生成し、これとともに上記ストリームを、バッファ部１４０が記憶部２００に記録する。 - 特許庁 - This power saving control system is configured to operate one CPU core 102 for detecting a restoration event to a normal operation mode among a plurality of CPU cores with a clock frequency which is lower than that in a normal operation mode, and to operate the other CPU core 103 in a low power consumption mode set in the CPU core.
複数のＣＰＵコアのうち、通常動作モードへの復帰イベント検出用に１つのＣＰＵコアを通常動作モード時よりも低いクロック周波数で動作させ、他のＣＰＵコアはＣＰＵコアが備える低消費電力モードとする。 - 特許庁 - A DDS circuit 16 of a first PLL loop 10 generates a signal Fc1 of the same frequency as a reference signal using, as a system clock, the output signal of a voltage controlled crystal oscillation circuit 13 which is oscillated at a frequency higher than that of the reference signal.
第１のＰＬＬループ１０のＤＤＳ回路１６は、基準信号より高い周波数で発振する電圧制御水晶発振回路１３の出力信号をシステムクロックとして基準信号と同一の周波数の信号Ｆc1を生成する。 - 特許庁 - This system is composed of a server for providing a weather information service via the Internet and a portable telephone which is provided with an alarm means for calling to wake up an operator by using an incorporated clock function and receives the weather information service via the Internet.
インターネット網を介して天気情報サービスを提供するサーバと、内蔵された時計機能を用いて操作者の起床を促す目覚まし手段を備え、インターネット網を介して天気情報サービスを受ける携帯電話とでシステムを構成する。 - 特許庁 - Furthermore, the moving picture processing unit is provided with a digital effect block 100 driven by a high speed clock signal and a signal from the camera signal processing circuit 3 selected by a switch 5 and a signal from a reproduction system circuit 4 are written in a frame memory 6 through a memory controller 7.
また高速のクロック信号で駆動されるデジタルエフェクトブロック１００が設けられ、スイッチ５で選択されたカメラ信号処理回路３からの信号と再生系回路４からの信号とがメモリコントローラ７を通じてフレームメモリ６に書き込まれる。 - 特許庁 - The time synchronization method adopts a system where a reference time supply section 4 is provided to an external network side interface of a router 3 connected to a LAN 2, and the reference time supply section 4 is connected to a reference time supply section 6 connected to a reference clock 7 not via other router through a transmission line 5.
ＬＡＮ２と接続されたルータ３の外部ネットワーク側インターフェースに基準時刻供給部４を設け、これを伝送路５によって他のルータを介さずに基準時計７と接続された基準時刻供給部６に接続する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
