「upper layer」を含む例文一覧(11093)
＜前へ 1 2 .... 183 184 185 186 187 188 189 190 191 .... 221 222 次へ＞- To provide a method of manufacturing a semiconductor device having a desired via shape without producing a foreign material from an upper electrode when forming vias of the semiconductor device, and having a good opening formability of a layer insulating film.
半導体装置のビアを形成する際に、上部電極からの異物がなく、ビア形状が所望の形状を有し、さらに層間絶縁膜の開口性がよい半導体装置の製造方法を得ること。 - 特許庁 - A cut-out part 32 is provided to be positioned between an oxidant gas inlet communication hole 20a and a fuel gas inlet communication hole 22a, in an upper side of a gas diffusion layer 30a constituting the anode side electrode 30.
アノード側電極３０を構成するガス拡散層３０ａの上辺に、酸化剤ガス入口連通孔２０ａ及び燃料ガス入口連通孔２２ａの間に位置して切り欠き部３２が設けられる。 - 特許庁 - A trench 31 is provided between adjacent ridges 30, and the wiring layer 35 electrically connecting an upper electrode 33 and a pad electrode 34 is disposed in the air at least above the trench 31.
互いに隣接するリッジ部３０の間に溝部３１が設けられており、上部電極３３とパッド電極３４とを電気的に接続する配線層３５が、少なくとも溝部３１上において中空に配置されている。 - 特許庁 - The adhesive connector 1 comprises a double-sided adhesive layer sheet 2 and a thin film 5 made of gold affixed to cover upper and lower surfaces of the sheet and one side of a rectangular hole 2a formed in several places of the sheet.
粘着式コネクタ１は、両面粘着層シート２と、同シートの上下両面と同シートの数箇所に設けられた長方形の孔２ａの一面とにわたって張付された金製の薄膜５とから構成される。 - 特許庁 - The substrate 15 is arranged in a cavity 14 formed between a pair of openable/closable molds 12 and 13, and the skin layer 17 is injection-molded in a laminated state on the side of the upper part side of the substrate 15.
開閉可能な一対の金型１２，１３間に形成されたキャビティ１４内に基材１５を配置し、その基材１５の上部側の側面に表皮層１７を積層状態にて射出成形する。 - 特許庁 - The upper layer conductor 120 acts like an inductor conductor and is connected to other component of the LC oscillator formed on the semiconductor substrate 110 via the lead wires 120, 122 connected between both ends of the inductor conductor.
上層の導体１２０は、インダクタ導体として機能しており、その両端に接続された引出線１２０、１２２を介して、半導体基板１１０上に形成されたＬＣ発振器の他の構成部品に接続される。 - 特許庁 - This light-source cover 40 consists of a cover body 41, made of a polycarbonate for covering the back side and upper side of a linear light source 2 and a reflection layer 42 made of a PET and close stuck to an inner surface of the cover body 41 by fusion molding.
光源カバー４０は、線状光源２の背側と上側を覆うポリカーボネート製のカバー本体４１と、その内面に融着成形により密着されたＰＥＴ製の反射層４２とで構成されている。 - 特許庁 - Then, the unnecessary upper base substrate 22 between the cutting lines 27 and 29 can easily be stripped off from the edge of the liquid crystal injection port forming part 25 remaining at the weak adhesive layer 26.
そして、切断ライン２７と切断ライン２９との間における不要な上側ベース基板２２を弱密着層２６の部分で残存する液晶注入口形成部２５の端部から容易に剥がすことができる。 - 特許庁 - In this case, the aluminum electrode 45b of the second layer is positioned at the upper portion of a CrSi film 41 via a third TEOS film 44, thus applying the side of high potential V to the CrSi film 41.
このとき、ＣｒＳｉ膜４１の上部には、第３ＴＥＯＳ膜４４を介して第２層のアルミ電極４５ｂが位置しているので、ＣｒＳｉ膜４１に対して高電位Ｖ側が印加されることになる。 - 特許庁 - In the ion milling, in order to set an angle between a normal to the upper surface of the substrate film 51 and an ion irradiating direction equal to/higher than 45°, the substrate film 51 and the side face of the high-saturation magnetic flux density layer 53 are irradiated with ions.
イオンミリングでは、下地膜５１の上面に対する法線とイオンの照射方向とのなす角度が４５°以上となるように、下地膜５１および高飽和磁束密度層５３の側面にイオンを照射する。 - 特許庁 - The sand pump, the slime removing machine, the first feed pipe, the auxiliary sand pump, the second feed pipe connected as above are inserted from the upper part of a surface layer casing 3 toward the lower part of an excavated hole 2 in the direction of an arrow.
前記のように連結されたサンドポンプ、スライム処理機、第１の送出管、補助サンドポンプ及び第２の送出管を、表層ケーシング３の上部から掘削孔２の下部に向って矢印方向に挿入する。 - 特許庁 - The difference in the contact areas between the lower and upper electrodes 19, 21 causes an electric field concentration in the variable resistance layer 20, resulting in the generation of a resistance change area 20a near the part to which the lower electrode 19 is connected.
そして、この電極１９、２１の接続領域の相違により、可変抵抗層２０では、電界集中が生じ、下部電極１９が接続された部分近傍に抵抗変化領域２０ａが発生する。 - 特許庁 - The thin part TP3 is cut and removed with small cutting resistance, so that the upper layer W3, which is the optical element and other components, can be prevented from peeling off and a defective article is not generated.
この際、肉薄部ＴＰ３を少ない切削抵抗で切断し除去することができるので、上側の層Ｗ３すなわち光学素子その他の部品が剥離して不良品が生じることを防止できる。 - 特許庁 - The light-emitting diode are provided with a basic substrate, a plurality of light-emitting chips disposed on the upper surface of the basic substrate and connected in parallel with each other, and a light-emitting diode including a fluorescent material layer that covers the light-emitting chip.
基礎基板、基礎基板の上面に配置されており、互いに並列に接続されている複数個の発光チップ、前記発光チップを覆っている蛍光物質層を含む発光ダイオードを用意する。 - 特許庁 - After an initial value of a report base station number is set up (step S10), it is judged by a signal from a upper layer unit whether it is in PHS (Personal Handyphone System) communication or not, and it stands by until PHS communication is started (step S11).
報告基地局数の初期値を設定した後（ステップＳ１０）、ＰＨＳ通信中であるか否かを上位レイヤ部からの信号により判断し、ＰＨＳ通信が開始されるまで待機する（ステップＳ１１）。 - 特許庁 - In a method of manufacturing the marked semiconductor substrate, at least one of oxygen ions, nitrogen ions, and carbon ions are implanted nearby under the upper surface of the semiconductor substrate to form the marking consisting of an ion-implanted layer.
半導体基板の表面下近傍に、酸素イオン、窒素イオンおよび炭素イオンの少なくとも1つのイオンを注入して、イオン注入層からなるマーキングを形成する、マーク付き半導体基板の製造方法。 - 特許庁 - To provide a semiconductor laser device capable of suppressing increase of contact resistance between an upper electrode and a semiconductor layer and decreasing an operational voltage of the laser element, and a method of manufacturing the same.
半導体レーザ素子において上部電極と半導体層とのコンタクト抵抗の増加を抑制し、レーザ素子の動作電圧を低減させ得る半導体レーザ素子およびその製造方法を提供することである。 - 特許庁 - Moreover, a wiring electrode 108 for connecting the lower electrode 102 and the upper electrode 103 to an input/output electrode 107 is prepared on one side principal plane and the other side principal plane of the piezoelectric material layer 101, respectively.
また、下部電極１０２及び上部電極１０３を入出力電極１０７に接続するための配線電極１０８が、圧電体層１０１の一方主面及び他方主面にそれぞれ設けられる。 - 特許庁 - The substrate 2 has a hemispherical projection portion 13 formed on the backside 14 on the opposite side from the upper surface where the nitride semiconductor layers are formed by removing a processing deterioration layer on the backside 14.
基板２において、窒化物半導体層が形成された表面と反対側の裏面１４には、裏面１４の加工変質層を除去することにより形成された半球状の凸部１３が形成される。 - 特許庁 - To provide a hard coat film having weatherable life, transparency, scratch resistance, curl resistance and the solvent resistance and adhesion with a resin of an upper layer to be laminated and suitably used for laminating an outdoor window.
本発明は、耐候寿命、透明性、耐スクラッチ性、耐カール性および積層される上層の樹脂との耐溶剤性、密着性、屋外窓貼り用等に好適に用いられるハードコートフィルムを提供せんとするものである。 - 特許庁 - A semiconductor device package is formed from a DBC and in the DBC, a thinned MOS gated die or a diode 31 is soldered to the lowermost part of a recess 50 etched in an upper conductive layer 43.
半導体デバイスパッケージが、ＤＢＣから形成され、このＤＢＣでは、薄くされたＭＯＳｇａｔｅｄダイまたはダイオードダイ３１が、上側導電層内４３のエッチングされたくぼみ５０の最下部にはんだ付けされる。 - 特許庁 - Since the solder ball 15 is not provided on a columnar electrode but provided on the upper layer connection pad 12, cost can be reduced as compared with a case having a columnar electrode.
この場合、柱状電極上に半田ボールを設ける構造ではなく、上層接続パッド１２上に半田ボール１５を設けているため、柱状電極を有する場合と比較して、コストを低減することができる。 - 特許庁 - To provide a lamination method of organic compound layers by which mixing of organic compound content liquids is prevented between adjacent electrodes when an upper side organic compound layer is formed using a wet coating method.
有機化合物層を積層する場合において、上層側の有機化合物層を湿式塗布法により成膜するときに隣り合う電極の間で有機化合物含有液が混ざってしまうことを防止すること。 - 特許庁 - The protrusive structures 5 are formed by radiating, through the lenses on the light guide body upper surface, an ultraviolet ray to an ultraviolet curing resin layer applied and formed on the bottom surface 7c of the guide body 7 to pattern it.
突起状構造物５は、導光体７の底面７ｃに塗布形成された紫外線硬化樹脂層に対して、導光体上面のレンズを介して紫外線を照射しパターニングすることで形成される。 - 特許庁 - To provide a wiring method capable of reducing an effect of a crosstalk between adjacent wirings in the same wiring layer or between the upper and lower wirings concerning a semiconductor integrated circuit having not less than two wiring layers.
２層以上の配線層を有する半導体集積回路の同一配線層あるいは上下の配線層間で隣接する配線間のクロストークの影響を低減させることのできる配線方法を提供する。 - 特許庁 - To provide a field effect transistor having a structure that facilitates semiconductor formation and uses a bank layer so that the semiconductor formation does not cause any problem to application of a voltage to an upper pixel electrode.
電界効果型トランジスタにおいて、半導体形成が簡便であり、かつ半導体形成によって前記上部画素電極への電圧の印加に問題が生じないようにバンク層を用いた構造を提供すること。 - 特許庁 - In this case, preferably, the magnet layer 4 is constituted by providing the magnet capsules 5 with connection links 7 at upper and lower parts and vertically connecting many magnet capsules 5 by passing a connection thread 9 through the links 7.
好ましくは、前記磁石層４は、前記磁石カプセル５が上下に連結リングを備えていて、そこに連結糸を通すことによって多数の磁石カプセルが縦向きになって連結されて構成される。 - 特許庁 - Also since the oxide layer, composed of a silicon oxide, is etched more strongly than the semiconductor substrate 1 which is composed of silicon, the upper edge of the trench 7 on the semiconductor substrate 1 is given roundness.
また、シリコン酸化物で構成される酸化物層２が、シリコンで構成される半導体基板１よりも、強くエッチングされるために、半導体基板１におけるトレンチ７の上端縁１１に丸みが付与される。 - 特許庁 - On an upper surface of the piezoelectric layer 42, individual electrodes 43 are disposed in positions opposed to substantially central portions of pressure chambers 10, and auxiliary electrodes 44 are disposed around the individual electrodes 43.
圧電層４２の上面には、圧力室１０の略中央部と対向する位置に個別電極４３が配置されているとともに、補助電極４４が個別電極４３を取り囲むように配置されている。 - 特許庁 - To provide a semiconductor device and its production process for restricting ferroelectric capacitor impairment caused by hydrogen, by improving coating property of a barrier metal layer on an upper electrode of the ferroelectric capacitor.
強誘電体キャパシタの上部電極に対するバリアメタル層の被覆性を改善し、水素による強誘電体キャパシタの劣化を抑制することができる半導体装置およびその製造方法を提供する。 - 特許庁 - To reduce the residual amount of a lubricant after wire drawing without lowering wire drawability by forming the film of zinc phosphate on the surface of a steel wire before wire drawing and using slaked lime in its upper layer as a rust preventive.
伸線前鋼線の表面に燐酸亜鉛被膜を形成し、防錆剤として消石灰をその上層に用いる事により、伸線性を低下させることなく、伸線後の潤滑剤の残留量を低減する事。 - 特許庁 - An increase in the number of processes required for manufacturing a second gate electrode is reduced by forming a gate electrode to be provided at the upper part of an oxide semiconductor layer simultaneously when patterning the oxide semiconductor takes place.
酸化物半導体層の上方に設けるゲート電極を形成するとき、酸化物半導体層のパターニングと同時に形成することで、第２のゲート電極の作製に要するプロセス数の増加を削減する。 - 特許庁 - The apparatus for separating a gaseous pollutant from a gas includes a perforated plate 8 which enables a gas containing the gaseous pollutant to pass through from below, and holds the flow layer of the absorbing liquid 14 on its upper face 12.
ガス状汚染物質をガスから分離する装置は、ガス状汚染物質を含有するガスの下からの通過を可能にし、かつその上面１２上に、吸収液のフロー層１４を保持する多孔板８を包含する。 - 特許庁 - The present invention relates to a piezoelectric thin film resonator including a piezoelectric resonant stack 14 comprising a piezoelectric layer 2, an upper electrode 12 and a lower electrode 10, a gap 4 formed thereunder, and a substrate 8 supporting the piezoelectric resonant stack.
圧電層２と上部電極１２及び下部電極１０とを有する圧電共振スタック１４と、その下に形成された空隙４と、圧電共振スタックを支持する基板８とを含んでなる薄膜圧電共振器。 - 特許庁 - On the upper surface of the restriction layer 4, individual terminal electrodes 11 for applying a voltage to the internal individual electrodes 6, and a common terminal electrode 12 for applying a voltage to the internal common electrode 7 are provided.
拘束層４の上面には、内部個別電極６に電圧を印加するための個別端子電極１１と、内部コモン電極７に電圧を印加するためのコモン端子電極１２とが設けられている。 - 特許庁 - The photo mask is disposed on the upper layer side of the long-wavelength light reflective film, and includes a mask pattern formed by using an absorption film which absorbs the EUV light and the long wavelength light.
また、フォトマスクは、前記長波長光反射膜の上層側に配置されるとともに前記ＥＵＶ光および前記長波長光を吸収する吸収膜を用いて形成されたマスクパターンを有している。 - 特許庁 - According to this structure, the diffusion of the hydrogen into the metal oxide ferroelectrics 25-1, 25-2 via the wiring layer 160 and the upper electrodes 26-1, 26-2 can be prevented or suppressed.
この構造によれば、水素が該配線層１６０及び該上部電極２６−１、２６−２を介して該金属酸化物強誘電体２５−１、２５−２中に拡散するのを防止或いは抑制することができる。 - 特許庁 - A resistance change element 30 includes a lower electrode 30a, an upper electrode 30c, and a variable resistance layer 30b that is sandwiched between them and whose resistance value reversibly changes based on electrical signals having different polarities.
抵抗変化素子３は、下部電極３０ａ及び上部電極３０ｃと、その間に挟まれ且つ極性が異なる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層３０ｂとを有する。 - 特許庁 - The high frequency module 1 includes a multilayer substrate 10, a power amplifier IC11 mounted on an upper surface of the multilayer substrate 10, and first and second filters 12, 13 formed in an inner layer of the multilayer substrate 10.
高周波モジュール１は、多層基板１０と、多層基板１０の上面に実装されたパワーアンプＩＣ１１と、多層基板１０の内層に形成された第１及び第２のフィルタ１２，１３とを備えている。 - 特許庁 - Since the dielectric film has a multilayer structure where each layer is thinner than the upper limit critical thickness, crystallization temperature of the dielectric film is increased while reducing the leakage current.
又、各層が臨界厚さの上限値より薄い厚さを有する多層構造で誘電体膜を形成することによって、誘電体膜の結晶化温度を増加させると共に、漏洩電流を減少させることができる。 - 特許庁 - To give a semiconductor device having at least two layers of wiring layers a structure, where the connection of an upper wiring layer with a semiconductor substrate can be reliably made.
少なくとも２層の配線層を有する半導体装置であって、上層配線層と半導体基板との接続を確実に行なうことの可能な構造を有する半導体装置及びその製造方法を提供する。 - 特許庁 - The nonlinear element 10x includes: the lower electrode 13x composed of a tantalum film containing nitrogen and tungsten; the insulating layer 14x covering the surface side of the lower electrode 13x; and an upper electrode 15x.
非線形素子１０ｘは、窒素およびタングステン含有のタンタル膜からなる下電極１３ｘ、この下電極１３ｘの表面側を覆う絶縁層１４ｘ、および上電極１５ｘを備えている。 - 特許庁 - A Cu-based Cu wiring member 12 accompanying the coating of a barrier metal 11 and a diffusion barrier layer formed in an upper part is buried in an interlaminar insulation film 10 (101, 102) in multilayer wiring.
多層配線における層間の絶縁膜１０（１０１，１０２）中にバリアメタル１１の被覆及び上部の拡散バリア層形成を伴うＣｕを主成分としたＣｕ配線部材１２が埋め込み形成されている。 - 特許庁 - Thus, even during the calcination for forming the upper layer, the base material is not softened nor deformed and stress due to the difference of the thermal expansion coefficients to deform the base material is not generated.
そのため、上層を形成するための焼成時にも、その基材が軟化し延いては変形することもなく、また、熱膨張係数の相違に起因する応力が生じ延いては基材が変形させられることもない。 - 特許庁 - Out of these, upper layer electrodes 15a and 15b of the capacitors C1 and C2 are formed in parallel with a gate electrode 15c as the n-type polysilicon having an identical impurity concentration.
このうち、キャパシタＣ１およびＣ２の上層電極１５ａおよび１５ｂは、上記トランジスタのゲート電極１５ｃと同時に形成されて、同一の不純物濃度を有するｎ型ポリシリコンとして形成されている。 - 特許庁 - To provide a sealing agent for a liquid crystal display element capable of manufacturing a liquid crystal display panel having excellent adhesion strength of upper and lower substrates even when the sealing agent is disposed on an organic film such as an alignment layer.
配向膜等の有機膜上にシール剤が配置された場合であっても、上下基板の接着強度に優れた液晶表示パネルを製造することができる液晶表示素子用シール剤を提供する。 - 特許庁 - To improve a S/N ratio of a reproduced signal by making it hard that an outer magnetic field penetrating from an upper part magnetic shield layer passes through a magneto-resistance effect element, in the thin film magnetic head provided with the magneto-resistance effect type magnetic head element.
磁気抵抗効果方磁気ヘッド素子を備えた薄膜磁気ヘッドにおいて、上部磁気シールド層から進入する外部磁界が磁気抵抗効果素子を通過しにくくし、再生信号のＳ／Ｎ比の向上を図る。 - 特許庁 - The open ceiling section 17 is provided with a height equivalent to one and one-half layer from the floor surface of the lower floor living section 15 and an accommodating section 19 allowing articles to be taken in/out from the upper floor section is provided above the open ceiling section 17.
吹抜け部１７は、下階居住部１５の床面から１．５層分の高さで設けられており、吹抜け部１７の上方には、上階部分から出し入れ可能な収納部１９が設けられている。 - 特許庁 - In the step (c), by forming the intermediate layer opening 15 in such a shape that the second dimension becomes smaller at a lower portion lower than at an upper portion, the third dimension is made smaller than the first dimension in the step (d).
工程（ｃ）において、第２の寸法が上部よりも下部において小さくなる形状に中間層開口１５を形成することにより、工程（ｄ）において、第３の寸法を第１の寸法よりも小さくする。 - 特許庁 - There is such a constitution that a gate electrode 23 is provided in such a manner as to sandwich projection parts 20A, 20B, 20C, and 20D that are formed of the silicon fins 25a and 25b and the insulating film layer 24 from the upper parts.
そして、Ｓｉ−フィン２５ａ，２５ｂと絶縁膜層２４とによってそれぞれ構成される突起部２０Ａ，２０Ｂ，２０Ｃ，２０Ｄを、その上部より挟み込むようにして、ゲート電極２３が設けられてなる構成となっている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
