「upper- layer」を含む例文一覧(11093)
＜前へ 1 2 .... 114 115 116 117 118 119 120 121 122 .... 221 222 次へ＞- In the electronic device, the InN crystal layer 2 is formed on a ZnO substrate 1 by epitaxial growth and an MISFET 3 (semiconductor element) is formed on the upper part of the InN crystal layer 2.
本発明の電子デバイスでは、ＺｎＯ基板１の上にＩｎＮ結晶層２がエピタキシャル成長され、ＩｎＮ結晶層２の上部に、ＭＩＳＦＥＴ３（半導体素子）が設けられている。 - 特許庁 - The especially excellent anticorrosive of a processed part is obtained by the composite action of a specific surface treatment film being a lower layer film and the upper layer film containing the specific organic resin and the organometal compound.
下層皮膜である特定の表面処理皮膜と、特定の有機樹脂および有機金属化合物を含有する上層皮膜との複合作用により、特に優れた加工部耐食性が得られる。 - 特許庁 - The panel 30 is arranged so that a transparent electrode layer 3 of an upper transparent electrode board 10 and a transparent electrode layer 5 of a lower transparent electrode board 20 are opposed to each other through a prescribed interval.
タッチパネル３０は上部透明電極板１０の透明電極層３と下部透明電極板２０の透明電極層５とが所定の間隔で互いに対面するように配置される。 - 特許庁 - To provide a semiconductor device manufacturing method and a semiconductor device capable of measuring an amount of shift between device patterns formed on a lower layer and an upper layer with higher precision than the conventional method.
下層および上層に形成したデバイスパターン間のズレ量を現状で実施されている方法よりも高精度に計測可能な半導体装置の製造方法および半導体装置を提供すること。 - 特許庁 - An effective electrode area is controlled by trimming the upper electrode layer 25 of only a part where the piezoelectric/electrostrictive layer 24 covers the diaphragm 22, so that an ink jet amount is adjusted to an appropriate value.
圧電／電歪層２４が振動板２２を被覆している部分のみ、上部電極層２５をトリミングすることにより、有効電極面積を制御し、インク噴射量を適宜な値に調節する。 - 特許庁 - Each of the multiple metal bumps 30 is formed so as to be covered by the sealing resin layer 20 and be partially exposed from an upper surface of the sealing resin layer 20.
そして、複数の金属バンプ３０の各々は、上記した封止樹脂層２０によって覆われている一方、その一部が封止樹脂層２０の上面から露出するように 構成されている。 - 特許庁 - Thus, since the upper wiring layer is formed by a plurality of laminated metallic films, the wiring layer can be made large in thickness without limitation of process and the wiring resistance be reduced.
このように、上層配線層を積層された複数の金属膜で構成することで、製造プロセス上の制約を受けることなく配線層の膜厚を厚くすることができ、配線抵抗が減少する。 - 特許庁 - The navigation apparatus specifies a node and a link for performing route search and route guidance by using the sub key for specifying the coordinates value when the version of the upper-layer data differs from that of the lower-layer data.
ナビゲーション装置は、上位層データと下位層データのバージョンが異なる場合に、副キーを用いて座標値を特定することによって、ノードおよびリンクを特定し、経路探索および経路誘導を行う。 - 特許庁 - A ridge Ri comprised of the p-type clad layer 104, the p-type contact layer 105 and p-type ohmic electrode 106 is formed on the upper surface of a blue purple semiconductor laser element 100.
青紫色半導体レーザ素子１００の上面側では、ｐ型クラッド層１０４、ｐ型コンタクト層１０５およびｐ型オーミック電極１０６からなるリッジ部Ｒｉが形成されている。 - 特許庁 - An adhesive layer 9 is formed on the surface of an electrolyte membrane 8, and the electrolyte membrane 8 is bonded to the lower surface of an upper electrode plate 1 so that the adhesive layer 9 faces a lower electrode plate 2.
電解質膜８の表面上に接着剤層９を形成し、この接着剤層９が下部電極板２に対向するように電解質膜８を上部電極板１の下面に貼付する。 - 特許庁 - To form a new interface layer having excellent adhesion, oxidation resistance, and diffusion barrier property at the interface between a lower Cu wire and an upper insulating layer in a multilayer wiring structure of a semiconductor device.
半導体装置の多層配線構造において、下部Ｃｕ配線と上部絶縁層との界面に、優れた密着性と耐酸化性と拡散バリア性を有する新規界面層を形成する。 - 特許庁 - To provide a method for designing a semiconductor device, by which timing analysis of interior of a macro region as a lower layer can be carried out independently of an upper layer, by providing a wiring path passed through the macro region.
マクロ領域を通過する配線経路を設け、下位レイヤであるマクロ領域の内部のタイミング解析を上位レイヤと独立して行うことができる半導体装置設計方法を提供する。 - 特許庁 - The hydrophilic member precursor is obtained by laminating a hydrophobic polymer layer developing polymerization initiation capability by the application of energy and an upper layer containing a hydrophilic polymer containing a polymerizable group at least at the terminal thereof.
エネルギー付与により重合開始能を発現する疎水性ポリマー層と、少なくとも末端に重合性基を含有する親水性ポリマーを含有する上層とを積層してなることを特徴とする。 - 特許庁 - The diode element is a diode element of a metal-insulation layer-metal type constructed by superposing a lower electrode, an insulation layer, and an upper electrode in this order formed on a flat substrate.
ダイオード素子は、平坦な基板上に形成された下部電極、絶縁層、および上部電極をこの順で重ねて構成された金属−絶縁層−金属型のダイオード素子を構成する。 - 特許庁 - At this time, an upper surface of the lower substrate adjoining to the semiconductor electrode layer, is formed so as to have at least one groove capable of increasing a contact area with the semiconductor electrode layer.
このとき、半導体電極層に隣接した下部基板の上部表面は、半導体電極層との接触面積を増加させることができる少なくとも一つの溝を有するように形成される。 - 特許庁 - The p-type electrode 12 is formed on the upper surface of a p-type GaAs contact layer 10 of the semiconductor laser 17 having a strain quantum well active layer formed on an n-type GaAs substrate 1.
ｎ型ＧａＡｓ基板１の上に形成された歪み量子井戸活性層を有する半導体レーザ１７のｐ型ＧａＡｓコンタクト層１０の上面にｐ型電極１２を形成する。 - 特許庁 - The capacitor comprises a lower electrode 203, a second dielectric layer 204, and an upper electrode 205 having a part formed on the lower electrode 203 through the second dielectric layer 204.
キャパシタ２５０は、下部電極２０３と、第２の誘電体層２０４と、下部電極２０３上に第２の誘電体層２０４を介在させて形成された部分を有する上部電極２０５とを含む。 - 特許庁 - A lower electrode 18a, a piezoelectric layer 20 and an upper electrode 18b are formed on the dielectric layer 14a as a vibration means in a thickness longitudinal oscillation or thickness shear oscillation n-order mode.
誘電体層１４ａの上には、厚み縦振動または厚みすべり振動ｎ次モードの振動手段として、下部電極１８ａ、圧電体層２０および上部電極１８ｂが形成される。 - 特許庁 - The multilayer wiring board 10 keeps the flatness of the surface of the multilayer printed wiring board even if an upper layer via hole 70 is connected thereto because the surface of a lower layer via hole 50 is flat.
多層プリント配線板１０においては、下層バイアホール５０の表面が平坦であるため、上層のバイアホール７０が接続されても、多層プリント配線板の表面の平滑性を損なうことがない。 - 特許庁 - The central area of the nano-tube structural film is etched partially while the upper electrode layer is conducted with the lower electrode layer through the magnetic resistance film and the column type metals at the parts of etching.
ナノチューブ構造膜の中央領域が部分的にエッチングされて、エッチング部分で上部電極層と下部電極層とが、磁気抵抗膜及び円柱状金属を介して導通されている。 - 特許庁 - The upper layer power supply interconnections 111-114 are arranged at the position passing through over the macro cell 100 in the interconnection layer more superordinate than the macro cell 100 and the power supply interconnections 101, 102 for the macro cell.
マクロセル１００およびマクロセル用電源配線１０１、１０２よりも上位の配線層において、マクロセル１００の上部を通過する位置に、上層電源配線１１１〜１１４が配置される。 - 特許庁 - The upper part electrode 49 comprises a conductive metal layer 48 and conductive metal layer 50.
この方法は、半導体基板に隣接する誘電体層を形成することと、第一誘電体層において相互接続構造の第一開口部およびコンデンサの第二開口部を同時に形成することとを含む。 - 特許庁 - A groove 17 which at least reaches the lower surface of the core layer 13 is provided between the part immediately above the third linear part 13c of the second upper clad layer 16 and the part immediately above the plane part 18.
第２上部クラッド層１６の、第３直線部１３ｃの直上部分と平面部１８の直上部分との間に、少なくともコア層１３の下面にまで達する溝１７が設けられる。 - 特許庁 - The filter body 1 comprises an upper surface part 13 and a lower surface part 14, and at least the lower surface part 14 of the filter body 1 comprises an inner layer 3a formed of meshes and an outer layer 3b formed of nonwoven fabric.
フィルタ体１は上面部１３と下面部１４とを備えていると共に、フィルタ体１の少なくとも下面部１４が、メッシュからなる内層３ａと、不織布からなる外層３ｂとを備えている。 - 特許庁 - In the reversible thermal recording medium wherein at least a reversible thermal recording layer is provided on a support, the surface roughness (Rz) on the upper surface side of the thermal recording layer is set to 1.5 μm or more.
支持体上に少なくとも可逆性感熱記録層を設けた可逆性感熱記録媒体であって、該感熱記録層側表面の表面粗さ（Ｒｚ）を１．５μｍ以上とした。 - 特許庁 - After the resin layer 3a formed by potting in the previous process is cured, a resin is potted on the upper part of IC chip 2 to cover the IC chip 2, and a resin layer 3b (c) is formed.
さらに、前記工程においてポッティングして形成した樹脂層３ａを硬化させた後に、ＩＣチップ２の上部に樹脂をポッティングしてＩＣチップ２を覆って樹脂層３ｂを形成する（図１（ｃ））。 - 特許庁 - To provide an ink-jet recording head and an ink-jet recording apparatus wherein a piezoelectric element layer and an upper electrode are extended to a peripheral wall and the destruction of the piezoelectric element layer at the boundary part with the peripheral wall is prevented.
圧電体層及び上電極を周壁上まで延設し且つ周壁との境界部分での圧電体層の破壊を防止したインクジェット式記録ヘッド及びインクジェット式記録装置を提供する。 - 特許庁 - The position deviation of a lower layer circuit pattern and an upper layer resist pattern is measured by using positional deviation measurement marks X1, Y1, X2, and Y2 which constitute of fine patterns equivalent to patterns arranged inside an integrated circuit.
下層回路パターンと上層レジストパターンとの位置ずれを、集積回路内部に配置されているパターン相当の微細パターンにより構成された位置ずれ計測マークＸ１，Ｙ１，Ｘ２，Ｙ２を用いて計測する。 - 特許庁 - The floor heating panel heater comprises a metal panel body 1 internally provided with a planar heating element 2 of an upper layer, a heat insulating material 6 of a lower layer, and the temperature sensor 4 arranged in a bottom face side of the planar heating element.
上層の面状発熱体２と下層の断熱材６と面状発熱体の下面側に配設される温度センサ４を内装した金属製パネル体１からなる床暖房パネルヒータである。 - 特許庁 - This magnetic recording head is provided with an upper shield layer 31, a lower shield layer 32, a magneto-resistive effect film 10 disposed therebetween, and a pair of electrodes 31, 32 electrically joined to the magneto-resistive effect film 10.
上部シールド層３１と，下部シールド層３２と，これらの間に配置された磁気抵抗効果膜１０と，磁気抵抗効果膜１０に電気的に接合された一対の電極３１，３２とを有する。 - 特許庁 - An upper layer conductive part 23 of a charge storage layer 17 of a memory cell has an inner side surface 29 and an outer side surface 31 composed of a pair of rising parts 27 formed at intervals each other.
メモリセルの電荷蓄積層１７の上層導電部２３は、互いに間を設けて形成された一対の立上り部２７により構成される内側面２９及び外側面３１を有する。 - 特許庁 - The buried member for placing jointed concrete, that is buried in the jointed-concrete portion, inhibits flood on the jointed-concrete portion from flowing to the lower concrete layer, and therefore the flood evaporates from an external surface of an upper layer wall portion near the jointed-concrete portion to the outside.
また打継部に埋め込まれた該打継埋め込み部材は、部への浸水が階下に流下するのを阻止するから、浸水は打継部近傍の上層階壁部外面から外気中に蒸発する。 - 特許庁 - A via and a trench in a dielectric layer 30 is filled with copper 50', having a top surface which is lower than that of the dielectric layer 30 so as to form a damascene structure, having a recessed copper portion 52 in its upper portion.
誘電体層３０のビア部およびトレンチ部に、誘電体層３０の上表面よりも低い上表面を有する銅５０’を充填し、上部に銅凹部５２を有するダマシン構造を形成する。 - 特許庁 - To provide a method for atomizing an oily liquid by which the upper-layer oily liquid of a water/oil two liquid layer structure can be atomized without using a diaphragm such as a separation membrane.
本発明は、分離膜等のダイアフラムを用いることなく、水／油の２液層構造の上層油性液体を霧化することができる油性液体の霧化方法を提供することを目的とする。 - 特許庁 - In each section at both ends, the wires are preferably wound such that as at least part in the vicinity of the upper layer of the end surface opposing the collar comes closer to the top of the layer, it becomes more distant from the collar.
両端部の各セクションにおいて、鍔部に対向する端面の少なくとも上層付近が、上層となるに従い鍔部から離れるように導線を巻回することが好ましい。 - 特許庁 - The second p-type cladding layer 19, the p-type interlayer 20, and the p-type cap layer 21 have laser structure wherein a belt-shaped ridge 23 and a belt-shaped dummy ridge 25 are arranged alternately in the upper part.
第２ｐ型クラッド層１９，ｐ型中間層２０およびｐ型キャップ層２１は、その上部に、帯状のリッジ部２３と、帯状のダミーリッジ部２５とを交互に配列してなるレーザ構造を有する。 - 特許庁 - The semiconductor device (HFET) includes: a first nitride semiconductor layer 13 formed on a SiC substrate 11 through a buffer layer 12; a second nitride semiconductor layer 14 formed on the first nitride semiconductor layer 13 to generate a two-dimensional electronic gas layer on the upper part of the first nitride semiconductor layer 13; and electrodes 16, 17 selectively formed on the second nitride semiconductor layer 14 and having ohmic properties.
半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。 - 特許庁 - The semiconductor device includes: a first wiring layer 10; a second wiring layer 20 provided to include overlapping parts 15, 25 planarly overlapping the first wiring layer 10 in an upper layer than the first wiring layer 10; and the fuse element 30 formed of polysilicon and formed in a shape of a contact hole electrically connecting the first wiring layer 10 and the second wiring layer 20 to the overlapping parts 15, 25.
第１の配線層１０と、 該第１の配線層１０よりも上層に、該第１の配線層１０と平面的に重なり合う重複部分１５、２５を含むように設けられた第２の配線層２０と、 ポリシリコンで構成され、前記重複部分１５、２５に、前記第１の配線層１０と前記第２の配線層２０とを電気的に接続するコンタクトホール状に形成されたヒューズ素子３０と、を含むことを特徴とする。 - 特許庁 - A recording head in the thin film magnetic head processes a lower magnetic pole layer 8 (8a-8c), an upper magnetic pole layer 13, a recording gap layer 12 provided between the individual magnetic pole parts of these magnetic pole layers, and a thin film coil 10 arranged between the lower and upper magnetic pole layers 8, 13 in a state it is insulated against these layers.
薄膜磁気ヘッドにおける記録ヘッドは、下部磁極層８（８ａ〜８ｃ）と、上部磁極層１３と、これらの磁極層の各磁極部分の間に設けられた記録ギャップ層１２と、下部磁極層８および上部磁極層１３の間に、これらに対して絶縁された状態で配設された薄膜コイル１０とを有している。 - 特許庁 - In the VCSEL, an n-type lower DBR 106, an active region 108, a current constricting layer 110, a p-type upper DBR 112, and a p-type GaAs contacting layer 114 are laminated on a substrate 102; and a p-side upper electrode 130 including an opening portion 132 specifying the outgoing region of its laser beam is formed on the contacting layer 114.
本発明に係るＶＣＳＥＬは、基板１０２上に、ｎ型の下部ＤＢＲ１０６、活性領域１０８、電流狭窄層１１０、ｐ型上部ＤＢＲ１１２、ｐ型ＧａＡｓコンタクト層１１４を積層し、コンタクト層１１４上にレーザ光の出射領域を規定する開口部１３２を含むｐ側上部電極１３０が形成されている。 - 特許庁 - The coating steel plate is obtained by forming chemical treatment film on the surface of the Al-Zn alloy plating steel plate, forming a clear primer layer with a predetermined thickness containing a rust proofing pigment as the upper layer and further forming the upper layer clear film thereon with a predetermined thickness containing the appropriate amount of scaly aluminum powder of which the average length of the long side direction is 35 μm or less.
Ａｌ−Ｚｎ合金めっき鋼板の表面に化成処理皮膜を形成し、その上層に、防錆顔料を含有する所定膜厚のクリアープライマー層を形成し、さらにその上層に、鱗片状で且つ長辺方向の平均長さが３５μｍ以下のアルミニウム粉を適量含有する所定膜厚の上層クリアー塗膜を形成した。 - 特許庁 - Cake dough after the completion of compounding is charged on a steel plate to bake a cake body and sauce after the completion of compounding is put on the upper side of the cake body followed by cooling to form a chocolate cake 4 having a three-layered structure comprising a sauce layer 1 on the upper side, an impregnated layer 2 impregnated with the sauce and a cake body layer 3 not impregnated with the sauce.
配合完了後の生地を鉄板に充填してケーキ本体を焼成すると共にこのケーキ本体の上側に配合完了後のソースを掛けた後、冷却することにより、上側のソース層１，ソースが含浸した含浸層２およびソースが含浸しないケーキ本体層３の３層構造から成るチョコレートケーキ４を成形する。 - 特許庁 - A substrate for an electronic circuit is provided with a wafer (1) of silicon Si with the upper surface covered with an electrically insulating layer (3) of silicon nitride SiN and supports more than one of conductive tracks (4) obtainable by metallizing the upper surface of the layer (3) are supported by the layer 3 for enabling the connection of more than one of electronic components (5) with each other.
窒化シリコンＳｉＮの電気絶縁層（３）で上面が被覆されたシリコンＳｉのウェーハ（１）を具備し、１つ以上の電子部品（５）を接続可能にするために、窒化シリコンの前記電気絶縁層（３）が、電気絶縁層（３）の上面をメタライジングすることにより得られる１つ以上の導電トラック（４）を支持する、電子回路基板。 - 特許庁 - In the thermal head, heat resistant resin is employed as the material of a heat insulation layer, a large number of heating resistors 4 are formed on the upper surface of the organic heat insulation layer 3b, and a heat spreading layer is formed on the upper surface of the heating resistors 4 through an electric insulation film or on the lower surface of the heating resistors through an electric insulation film.
サーマルヘッドにおいて、保温層の材料として耐熱性樹脂を用い、この有機保温層３ｂの上面に多数の発熱抵抗体４を形成するとともに、発熱抵抗体４の上面に電気絶縁膜を介して熱拡散層を形成したこと、又は、前記発熱抵抗体の下面に電気絶縁層を介して熱拡散層を形成した。 - 特許庁 - A semiconductor constitution body 2, referred to CSP, is provided at the center part of the top surface of a base plate 1 and a rectangular frame type insulating layer 14 is provided around it; and an upper-layer insulating film 15 is provided on their top surfaces and upper-layer rewiring 17 is provided on its top surface while connected to a columnar electrode 12 of the semiconductor constitution body 2.
ベース板１の上面中央部にはＣＳＰと呼ばれる半導体構成体２が設けられ、その周囲には矩形枠状の絶縁層１４が設けられ、それらの上面には上層絶縁膜１５が設けられ、その上面には上層再配線１７が半導体構成体２の柱状電極１２に接続されて設けられている。 - 特許庁 - When a data linking part 2 holds radio bearer information, that is, when user data is not transmitted from the upper layer after the radio bearer is set, a common flag 23 is off and at that time, a handler part 3 transmits corresponding dummy data (synchronous frame, etc.) stored beforehand in a memory area 33 from the lower layer closer to hardware to the upper layer.
ハンドラ部３は、データリンク部２が無線ベアラ情報を保持したとき、すなわち無線ベアラ設定後、上位レイヤからユーザデータが送信されていない場合は、共通フラグ２３がオフであり、そのときにはよりハードウェアに近い下位レイヤから上位レイヤに対応した、メモリ領域３３に予め格納されているダミーデータ（同期フレーム等）の送信を行う。 - 特許庁 - A lower electrode film 12 in the 2-layer structure of Ru/Cr, a piezoelectric film 13 of AlN and an upper electrode film 14 of Ru are formed on a substrate 11, and a first adjustment layer 15 of Ti having a second adjustment layer 16 of SiO_2 thereon is formed in an area facing the lower electrode film 12 on the upper electrode film 14.
基板１１上に、Ｒｕ／Ｃｒの２層構造の下部電極膜１２、ＡｌＮの圧電膜１３、およびＲｕの上部電極膜１４を備えており、さらに上部電極膜１４上の下部電極膜１２と対向する領域には、ＳｉＯ_２の第２の調整層１６をその上に有するＴｉの第１の調整層１５が設けられている。 - 特許庁 - The white light emitting diode comprises: an ultraviolet light emitting diode; a mixed fluorescent material layer, which is formed on an upper surface of the ultraviolet light emitting diode, including a green fluorescent material and a blue fluorescent material; and a red light emission quantum dot layer, which is formed on an upper surface of the mixed fluorescent material layer, including red light emission quantum dot.
紫外発光ダイオードと、前記紫外発光ダイオードの上面に形成された、緑色蛍光体と青色蛍光体とを含む混合蛍光体層と、前記混合蛍光体層の上面に形成された、赤色発光量子ドットを含む赤色発光量子ドット層と、を含むことを特徴とする、白色発光ダイオードである。 - 特許庁 - On the lower ITO transparent film 12, a nickel oxide film 32 constituting an oxidation coloring layer, a tantalum oxide film 16 constituting a solid-state electrolyte layer, a mixture film 34 of tungsten oxide and titanium oxide constituting a reduction coloring layer and an upper ITO transparent electrode film 20 constituting an upper electrode film are deposited and laminated sequentially.
下部ＩＴＯ透明電極膜１２の上に、酸化発色層を構成するニッケル酸化物膜３２、固体電解質層を構成する酸化タンタル膜１６、還元発色層を構成する酸化タングステン・酸化チタン混合膜３４、上部電極膜を構成する上部ＩＴＯ透明電極膜２０が順次積層成膜されている。 - 特許庁 - Further, Tg of the upper tread rubber layer is lower than that of the lower tread rubber layer, and the tread gage of the upper tread rubber layer is ≤ 1/3 of the total tread gage and ≥ 0.2 mm.
２層のトレッドゴム層の双方がゴム成分１００重量部に対し９０重量部以上のカーボンブラックを含有し、また、上層トレッドゴム層の、５０℃におけるｔａｎδが下層トレッドゴム層よりも高く、かつ、Ｔｇが下層トレッドゴム層よりも低く、さらに、上層トレッドゴム層のトレッドゲージが全トレッドゲージの１／３以下であり、かつ０．２ｍｍ以上である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
