テスト容易化設計の英語

半導体集積回路のテスト容易化設計処理装置例文帳に追加

TEST-FACILITATED DESIGN PROCESSOR FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

集積回路のテスト容易化設計方法および装置例文帳に追加

TEST FACILITATION DESIGN METHOD AND DEVICE OF INTEGRATED CIRCUIT - 特許庁

テスト容易化回路の設計システム、設計方法及びプログラム例文帳に追加

SYSTEM AND METHOD FOR DESIGNING TEST FACILITATION CIRCUIT, AND PROGRAM - 特許庁

ＬＳＩ回路のテスト容易化設計方法および装置ならびにテスト容易化設計処理プログラムを記録したコンピュータ読取り可能な記録媒体例文帳に追加

METHOD AND DEVICE FOR TEST FACILITATING DESIGN OF LSI CIRCUIT AND COMPUTER-READABLE RECORDING MEDIUM WHERE TEST FACILITATING DESIGN PROCESSING PROGRAM IS RECORDED - 特許庁

半導体集積回路のテスト容易化設計方法および装置例文帳に追加

METHOD AND DEVICE FOR DESIGNING TEST FACILITATION FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

テスト容易化設計装置ならびにその方法およびプログラム例文帳に追加

TEST-FACILITATING DESIGN APPARATUS, ITS METHOD AND PROGRAM - 特許庁

テスト容易化半導体集積回路のレイアウト設計方法および設計装置例文帳に追加

METHOD AND DEVICE FOR DESIGNING LAYOUT OF TEST- FACILITATED SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

ＬＳＩの設計期間を短縮するテスト容易化設計方法を提供する。例文帳に追加

To provide a test facilitation design method of shortening the design period of an LSI. - 特許庁