あびえもあもでるの英語

ハードウエアは、複数のパイプライン回路要素のモデルにモデル化され、各パイプライン回路要素のモデルは、入力データの値を第１のデータ記憶エリアＡから読み出し、出力データの値を第２のデータ記憶エリアＢに書き込む。例文帳に追加

The hardware is modeled to models of plural pipeline circuit elements, the models of each pipeline circuit element read a value of inputted data from a first data storage area A and write a value of outputted data in a second data storage area B. - 特許庁

組み合わせ回路モデルに対して生成したテストパターンに対して、可能な限り多くのドントケアビットを特定した後（Ｓ１２−４）、ドントケアビットに対して、テスト状態数および無効テスト状態数が削減されるように状態を再割当する（Ｓ１２−５）。例文帳に追加

After specifying don't-care-bits as much as possible in response to a test pattern generated in relation to a combination circuit model (S12-4), a condition is assigned again to reduce the number of test conditions and the number of invalid test conditions in relation to the don't-care-bits (S12-5). - 特許庁