セーフサーチ：オン
| 例文 (1件) |
N7-8の部分一致の例文一覧と使い方
該当件数 : 1件
The frequency-divided first reference clock N2 and a variable clock N7 for which the second reference clock N5 is delayed are compared in a phase comparator 8 and the delay amount of the variable delay circuit 2 is controlled so as to match the phases of both clocks.例文帳に追加
分周された第１の基準クロックＮ２と第２の基準クロックＮ５を遅延させた可変クロックＮ７とを位相比較器８で比較し、両クロックの位相が一致する様に可変遅延回路２の遅延量を制御する。 - 特許庁
| 例文 (1件) |
| Copyright © Japan Patent office. All Rights Reserved. |
こんにちは ゲスト さん
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
こんにちは ゲスト さん
|
ログイン |
Weblio会員(無料)になると
|
