| 例文 |
interface testingの部分一致の例文一覧と使い方
該当件数 : 101件
In this semiconductor testing device constituted so that input terminals of the plurality of DUTs are connected in parallel, and that a test signal is applied thereto simultaneously, the plurality of DUTs are mounted on a common DUT interface board, and a wiring pattern distributed in the branched state to the plurality of DUTs is branched at one branch point, and formed so that each length from the branch point to each DUT point is set to be equal.例文帳に追加
複数のDUTの入力端子を並列接続して試験信号を同時に印加するように構成された半導体試験装置において、 前記複数のDUTは共通のDUTインタフェースボードに実装され、前記複数のDUTに分岐配線する配線パターンは1箇所の分岐点で分岐され、この分岐点から各DUT点までが等しい長さになるように形成されていることを特徴とするもの。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|