「parallel analysis」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The processor adopting the VLIW architecture is provided with: an instruction analysis means having a plurality of debugging instruction detection means of the same number as that of instructions allowed to be performed in parallel; and an instruction canceling means for canceling the performance of an instruction included in the same performance unit as a debugging instruction and arranged on an address of a higher rank than the debugging instruction when the debugging instruction is detected.例文帳に追加

ＶＬＩＷアーキテクチャを採用したプロセッサに、並列実行が可能な命令数と同じ数のデバッグ命令検出手段を備える命令解析手段と、デバッグ命令が検出された際に、デバッグ命令と同一の実行単位に含まれ且つ前記デバッグ命令より高位のアドレスに配置されている命令の実行を取り消す命令取消手段を備えたことを特徴とする。 - 特許庁

In the automatic analyzer, analysis units 2 to 5 are arranged in series along the carrier line of a sample container 6, a sample in the sample container 6 being carried on the carrier line is analyzed, and carrier lines 11 and 12 for carrying samples that can carry the sample container 6 are provided in parallel among the units 2 to 5.例文帳に追加

複数の分析ユニット２〜５をサンプル容器６の搬送ラインに沿って直列的に配置して、搬送ラインを搬送されるサンプル容器６内のサンプルを分析するようにした自動分析装置において、搬送ラインとして、複数の分析ユニット２〜５間に亘ってそれぞれサンプル容器６を搬送可能な複数のサンプル送り用搬送ライン１１，１２を並列的に設ける。 - 特許庁

The processor adopting the VLIW architecture is provided with an instruction analysis means including a plurality of debugging instruction detection means corresponding to the same number as the number of instructions allowed to be performed in parallel, and an instruction canceling means for canceling the performance of an instruction included in the same performance unit as a debugging instruction and arranged on an address higher than the debugging instruction when the debugging instruction is detected.例文帳に追加

ＶＬＩＷアーキテクチャを採用したプロセッサに、並列実行が可能な命令数と同じ数のデバッグ命令検出手段を備える命令解析手段と、デバッグ命令が検出された際に、デバッグ命令と同一の実行単位に含まれ且つ前記デバッグ命令より高位のアドレスに配置されている命令の実行を取り消す命令取消手段を備えたことを特徴とする。 - 特許庁

A photosensor array 3 of this biopolymer analysis support device has an insulating substrate 17, a plurality of bottom gate lines 41 arrayed mutually in parallel on the insulating substrate 17, a plurality of semiconductor films 23 arrayed on each bottom gate line 41, a plurality of top gate lines 44 opposite to each bottom gate line 41 across the semiconductor films 23, and a protection insulating film 31 covering the top gate lines 44.例文帳に追加

生体高分子分析支援装置１のフォトセンサアレイ３は、絶縁基板１７と、絶縁基板１７上に互いに平行となるよう配列された複数のボトムゲートライン４１と、各ボトムゲートライン４１の上において配列された複数の半導体膜２３と、半導体膜２３を挟んで各ボトムゲートライン４１に対向した複数のトップゲートライン４４と、トップゲートライン４４を被覆した保護絶縁膜３１と、を有する。 - 特許庁