| 意味 | 例文 |
serial adderの部分一致の例文一覧と使い方
該当件数 : 2件
The next FW fetch addresses are generated by a serial adder 12 and are set.例文帳に追加
逐次加算器12で生成された次FW取り出しアドレスがセットされていく。 - 特許庁
This differential coding circuit 100 comprising a 1-bit 2-stage serial parallel conversion circuit 110, a two-digit binary adder 130, N-stage delay registers 141, 142, and exclusive OR circuits 120, 150 can conduct differential coding with time delays of the N-stage delay registers 141, 142 only.例文帳に追加
1ビット2段の直並列変換回路110、二桁2進加算器130、N段遅延レジスタ141及び142、排他的論理和回路120及び150から構成される差動符号化回路100は、N段遅延レジスタ141及び142の時間遅延のみで差動符号化ができる。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|