| 例文 |
verfを含む例文一覧と使い方
該当件数 : 5件
A first voltage difference between the signal DATAi and the first signal VERF is amplified, and a second voltage difference between the signal DATAi, and the second signal /VERF is amplified.例文帳に追加
入力データ信号DATAi及び第1基準信号VREF間の第1電圧差は増幅され、前記入力データ信号DATAi及び第2基準信号/VREF間の第2電圧差は増幅される。 - 特許庁
The circuit 520 receives one input data signal DATAi and two types of complementary reference signals VREF and /VERF.例文帳に追加
一つの入力データ信号DATAiと、相補的な2つの基準信号VREF、/VREFを受信する。 - 特許庁
This device has a circuit structure in which the drain voltage of a transistor 120 is controlled to a voltage equal to Verf by a feedback circuit comprising transistors 100, 102, 102, 110 and 111.例文帳に追加
トランジスタ100、102、102、110、111で構成されるフィードバック回路によりトランジスタ120のドレイン電圧がVrefと等しい電圧に制御される回路構成としている。 - 特許庁
The non-inverting input (+) of the operational amplifier is connected to one terminal of the first and second capacitors through first switches NMOS2 and PMOS2, and the non-inverting input (+) is further connected to a first reference voltage V0+Verf.例文帳に追加
オペアンプの非反転入力(+)は、第1のスイッチ(NMOS2,PMOS2)を介して第1及び第2のコンデンサーの一方端子に接続され、非反転入力(+)は第1の基準電圧(V0+Vref)に接続される。 - 特許庁
The constant current I of a constant current circuit 10 is applied to the output of the detecting wave circuit 3, the gain is controlled so that a total of a detecting wave current of the variable gain amplifier 2 output and the constant current I, and a voltage by a product of a load resistance R are equal to a reference voltage Verf.例文帳に追加
検波回路3の出力に定電流回路10の定電流Iが印加され、可変利得増幅器2出力の検波電流と定電流Iの合計と負荷抵抗Rの積による電圧が基準電圧Verfと等しくなるよう利得制御される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|