| 例文 |
vg3を含む例文一覧と使い方
該当件数 : 5件
In the active impedance bridge 2, equilibrium is sustained by the ratio (Vg4/Vg3) of the Vg3 generated by an amplifier 25 and the inclination control voltage Vg4 of index conversion characteristics and the gain control signal VG is settled.例文帳に追加
アクティブインピーダンスブリッジ2では、増幅器25によって生成されるVg3と指数変換特性の傾き制御電圧Vg4の比(Vg4/Vg3)によって平衡状態が保たれ、利得制御信号VGが定まる。 - 特許庁
Thus, a signal voltage (Vg3) increases more than the signal voltage (Vgs2) in the period TP6, which increases the luminance level of a pixel circuit 700 compared with the level in the period TP6.例文帳に追加
このため、信号電圧(Vg3)は期間TP6における信号電圧(Vgs2)よりも大きくなり、画素回路700の輝度レベルが期間TP6に比べて大きくなる。 - 特許庁
Consequently, inclination in the index conversion characteristics of the output current IOUT from the index conversion element 3 for the control voltage Vc is determined depending on Vg4/Vg3.例文帳に追加
これにより、制御電圧Vcに対する指数変換素子3の出力電流IOUTの指数変換特性の傾きは、Vg4/Vg3に依存して決定される。 - 特許庁
A correction gate voltage Vg3 to be applied to the gate of the correction transistor Tr3 via a gate line GL is set individually in each of unit regions (low voltage setting region 10gL and high voltage setting region 10gH) in a display panel 10.例文帳に追加
ゲート線GLを介して補正用トランジスタTr3のゲートに印加される補正用ゲート電圧Vg3が、表示パネル10内の単位領域(低電圧設定領域10gLおよび高電圧設定領域10gH)ごとに個別に設定されている。 - 特許庁
A voltage waveform with a time constant is applied in an area with a high gate voltage Vg1→Vg2 in the case the NMOS transistor is changed from on to off and a low reference current, and a steep voltage waveform is applied in an area with a low gate voltage Vg2→Vg3 and a reference current increased.例文帳に追加
NMOSトランジスタがオンからオフに遷移するときのゲート電圧がVg1→Vg2と高く、基準電流が低い領域ではゲートに時定数をもった電圧波形を印加し、ゲート電圧がVg2→Vg3と低く、基準電流が増加する領域で、電圧波形を急峻にする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|