| 例文 |
vpp2を含む例文一覧と使い方
該当件数 : 4件
By configuration of a first level converting section 40 for converting a power supply voltage vdd into a high voltage vpp1 and a second level converting section 50 for converting the high voltage vpp1 into a second high voltage vpp higher than the high voltage vpp1, level conversion from the power supply voltage vdd to the high voltage vpp2 is implemented in two stages.例文帳に追加
電源電圧vddを高電圧vpp1に変換する第1のレベル変換部40と、高電圧vpp1をこれよりも高い高電圧vpp2に変換する第2のレベル変換部50との構成により、電源電圧vddから高電圧vpp2へのレベル変換を2段階で実施している。 - 特許庁
Since the D-type NMOS 16 is an NMOS, even if a source voltage of the D-type NMOS 16 becomes a power voltage VPP2, bipolar operation does not occur in the D-type NMOS 16.例文帳に追加
D型NMOS16はNMOSであるので、D型NMOS16のソース電圧が電源電圧VPP2になっても、D型NMOS16はバイポーラ動作しない。 - 特許庁
The switching part 4 serially connects the first, second and third charge pump circuits 3 according to a second switching signal MODE 2 to output fourth voltages 4*VDD, VPP2 to the internal circuit of a semiconductor device.例文帳に追加
切替部4は、第2切替信号MODE2に応じ、第1チャージポンプ回路1と第2チャージポンプ回路2と第3チャージポンプ回路3とを直列接続して第4電圧4*VDD、VPP2を半導体装置の内部回路に出力する。 - 特許庁
Even if a gate voltage and a source voltage of an enhancement type (E-type) PMOS 14 become the power voltage VPP1 and a drain voltage thereof becomes the power voltage VPP2, since the gate voltage and the source voltage of the E-type PMOS 14 are higher than the drain voltage, bipolar operation does not occur in the E-type PMOS 14.例文帳に追加
エンハンスメント型(E型)PMOS14のゲート電圧及びソース電圧が電源電圧VPP1になってドレイン電圧が電源電圧VPP2になっても、E型PMOS14のゲート電圧及びソース電圧はドレイン電圧よりも高いので、E型PMOS14はバイポーラ動作しない。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|