「オペランド」を含む例文一覧(351)
1 2 3 4 5 6 7 8 次へ＞- 二つのオペランド
the two operands - コンピューター用語辞典 - 最初のオペランド
the first operand - コンピューター用語辞典 - オペランドのアドレス
the address of the operand - コンピューター用語辞典 - はオペランド
from the example above might be referred to as operands - JM - オペランドとオペランドはカンマで区切ること
the operands must be separated by commas - コンピューター用語辞典 - ただ1つのオペランドに対する演算
an operation with exactly one operand - 日本語WordNet - オペランドは～を付けて拡張される
the operand is extended with ～ - コンピューター用語辞典 - 第一オペランドフィールド
the first operand field - コンピューター用語辞典 - オペランドを変更(修飾)する
to modify the operand - コンピューター用語辞典 - オペランドの左端のバイト
the leftmost byte of the operand - コンピューター用語辞典 - 第２オペランドが指定されないとき、それはアセンブラによって（整数オペランドであれば）ゼロに、（文字列オペランドであれば）空列と仮定される。
If the second operand is not specified, it is assumed by the assembler to be 0 (for integer operands) or the null string (for string operands). - コンピューター用語辞典 - 位置オペランドはオプションと混在してもよいが、第１の位置オペランドは第２の位置オペランドの前になければならない。
Positional operands may be intermixed with options, but first positional operand must precede the second positional operand. - コンピューター用語辞典 - 加算命令は、第１のソースオペランド、第２のソースオペランド、および第３のソースオペランドを示すことができる。
The add instruction may indicate a first source operand, a second source operand and a third source operand. - 特許庁 - ANDは,原始オペランド(第一演算数)と行先オペランド(第二演算数)との間の論理積を求める
AND carries out the logical AND between the source and destination operands - コンピューター用語辞典 - 単一オペランドの転送命令については,第二オペランドとして下記のものが暗に含まれている
For single operand transfer instructions, the second operand is implied as follows - コンピューター用語辞典 - ORは,原始オペランド(第一演算数)と先行オペランド(第二演算数)との間の論理和を求める
OR carries out the logical OR between the source and destination operands - コンピューター用語辞典 - ２つのオペランドに対して演算を行い、その後オペランドの元の値を格納するための命令
COMMAND FOR PERFORMING OPERATION TO TWO OPERANDS AND STORING ORIGINAL VALUES OF OPERANDS - 特許庁 - ソースオペランドおよびデスティネーションオペランドを示す命令を受信する（１０１）。
An instruction indicating a source operand and a destination operand is received (101). - 特許庁 - ちょうど2つのオペランドに対する演算
an operation on exactly two operands - 日本語WordNet - 各オペランドが0または1であるしきい値演算
a threshold operation in which each operand is 0 or 1 - 日本語WordNet - 加算は両オペランドを加えることによって行なわれる
addition is performed by adding both operands - コンピューター用語辞典 - そのアセンブラ命令が一つの読み書きオペランドを持っている場合は、その機能を二つの別々のオペランド、すなわち一つの入力オペランドと一つの書込み専用出力オペランド、に論理的に分割する必要がある。
When the assembler instruction has a read-write operand, you must logically split its function into two separate operands, one input operand and one write-only output operand. - コンピューター用語辞典 - 入力したコマンドに,必要なオペランドが抜けている
The command you entered is missing a required operand - コンピューター用語辞典 - オペランドフィールドには2種類のパラメータが入る
the operand field contains two types of parameters - コンピューター用語辞典 - オペランドは「キーワード」か「定位置」である
Operands are either keyword or positional - コンピューター用語辞典 - その結果は最初のオペランドに置き換わる
the result replaces the first operand - コンピューター用語辞典 - を各オペランドと比較する (FILE はディレクトリでも良い)。
Compare FILE with each operand; FILE may be a directory. - JM - オペランド (operand) は数字または文字列である。 expr
Operands are either numbers or strings. expr converts anything - JM - 1 つ以上のオペランドが true の場合に true を返す
Returns true if at least one of the Boolean operands is equal to true - NetBeans - 両方のオペランドが true の場合に true を返す
Returns true if both the Boolean operands are equal to true - NetBeans - フォトマップをオペランドとして用いる。
Arithmetic element tests, using photomaps as the operands. - XFree86 - フォトマップと定数をオペランドとして用いる。
Arithmetic element tests, photomap and constant operands. - XFree86 - フォトマップと定数0をオペランドとして使う。
Logical element, photomap and a constant of 0 as operands, various operators. - XFree86 - フォトマップと定数0をオペランドとして使う。
Logical element, photomap and constant of 0 operands, various operators, ControlPlanes. - XFree86 - この加算で使用するオペランドをランダムに作成する(S3)。
An operand used for this addition is randomly formed (S3). - 特許庁 - ベクトル処理装置のオペランドキャッシュ
OPERAND CACHE FOR VECTOR PROCESSOR - 特許庁 - ファンクション・オペランド分割型プロセッサ
FUNCTION OPERAND DIVISION TYPE PROCESSOR - 特許庁 - オペランドは先行する演算で作成された。
The operand is created in the previous operation. - 特許庁 - またデータ・プロセッサはベクトル・オペランドとスカラー・オペランドの両方を記憶することのできるメモリ回路を有する。
The data processor also has a memory circuit capable of storing both vector operands and scalar operands. - 特許庁 - 一実施例の方法は、Ｌ個のデータ要素を有する第１オペランドとＬ個の制御要素を有する第２オペランドとを受け取ることからなる。
The method comprises receiving a first operand having a set of L data elements and a second operand having a set of L control elements. - 特許庁 - メモリはその中に、ソースオペランド内の第１のパックドデータと、デスティネーションオペランド内の第２のパックドデータが格納される。
First packed data in a source operand and second packed data in a destination operand are stored in the memory. - 特許庁 - プログラムコードより読み込まれたオペランド１０は、オペランド保持部１に格納されるとともに、レジスタ指定修飾部２へ出力される。
The operand 10 read out from the program code is stored in an operand storage part 1 and outputted to a register specification modification part 2. - 特許庁 - ＡＬＵは、オペランドデータを受信するオペランド入力データバスと、算術演算の結果を戻す結果データ出力バスとを有する。
In the arithmetic processor 1, the ALU includes an operand input data bus for receiving operand data and a result data output bus for returning the results of the arithmetic operations. - 特許庁 - オペランドが飽和を必要とするオーバフローを生じさせる場合、乗算器は元のオペランドを乗算せずに飽和した値を出力する。
If the operands will cause an overflow requiring saturation, the multiplier outputs a saturated value without multiplying the original operands. - 特許庁 - 一実施例の方法は、Ｌ個のデータ要素を有する第１オペランドとＬ個の制御要素を有する第２オペランドとを受け取ることからなる。
The method of one embodiment includes receiving a first operand having a set of L data elements and a second operand having a set of L control elements. - 特許庁 - ＡＬＵは、オペランドデータを受信するオペランド入力データバスと、算術演算の結果を戻す結果データ出力バスとを有する。
The ALU has an operand input data bus for receiving operand data thereon and a result data output bus for returning the results of the arithmetic operations thereon. - 特許庁 - オペランド変換部１２４は、各命令に含まれるオペランドアドレスを、レイテンシ設定レジスタ１２６に設定されたレイテンシに応じて変換する。
An operand conversion unit 124 converts an operand address included in each instruction according to the latency set in the latency setting register 126. - 特許庁 - 該方法は、前記命令の第一のオペランドと前記命令の第二のオペランドとを組み合わせて結果を生成することを含みうる。
The method may include combining a first operand of the instruction and a second operand of the instruction to produce a result. - 特許庁 - 該装置は、第１のオペランドと第２のオペランドとの乗算時に乗算器により生成される部分積ビット行を加算するよう構成される。
This device is constituted so that partial product bit lines to be generated by a multiplier at the time of multiplying a first operand by a second operand can be added. - 特許庁 - オペランドのアドレスを決定するのに用いられるレジスタ
a register used to determine the address of an operand - 日本語WordNet
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- JM
- Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill.
The contents of this document are licensed under the GNU Free Documentation License.
Copyright (C) 1999 JM Project All rights reserved.
- NetBeans
- © 2010, Oracle Corporation and/or its affiliates.
Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners.
