「オペランド」を含む例文一覧(351)
＜前へ 1 2 3 4 5 6 7 8 次へ＞- レジスタファイルはオペランドデータバスと結果データバスに結合されている。
A register file 2 is coupled to the operand data bus and the result data bus. - 特許庁 - 命令は異なるピクセルと関連付けられているピクセルデータを備えるオペランドの組に適用される。
An instruction is applied to sets of operands, comprising pixel data associated with different pixels. - 特許庁 - ユーザは、プログラム画面のセルに、プログラムコマンドに対するオペランドを設定可能である。
The user can set operands for the program commands on the cells of the program screen. - 特許庁 - オペランド・バッファは、発生待ち行列と同じ数のエントリを有する。
The operand buffer has the entries of the same number as that of the generation queues. - 特許庁 - オペランド・バッファはレジスタ・ファイルよりも少ないエントリしか持たない。
The operand buffer has only entries smaller in number than the register file. - 特許庁 - 可変幅の符号付きおよび符号なしオペランドのためのモジュラ２進乗算器
MODULAR BINARY MULTIPLIER FOR SIGNED AND UNSIGNED OPERANDS OF VARIABLE WIDTH - 特許庁 - 非整置データをオペランドデータとして含む読み出し処理を、１サイクルで実行する。
To execute reading processing including non-arranged data as operand data in one cycle. - 特許庁 - アクセス命令をデコードし制御レジスタをグローバルオペランドバスからアドレスする。
An access instruction is decoded and a control register is addressed from the global operand bus. - 特許庁 - オペランド制約違反がある場合、表（１）Ｒｇ１を更新し、再度レジスタ割り付けを行う。
If an operand constraint violation occurs, the table (1) Rg1 is updated before register reallocation. - 特許庁 - 所定の命令はオペランド数が１つだから１６ビット長に納めることが容易である。
The predetermined instruction where the number of operands is 1 can be easily stored in 16 bit length. - 特許庁 - レジスタファイルはオペランドデータバスと結果データバスに結合されている。
A register file is coupled to the operand data bus and the result data bus. - 特許庁 - 第１、第２、および第３のソースオペランドの和を、加算命令の結果として格納する。
A sum of the first, second and third source operands may be stored as a result of the add instruction. - 特許庁 - 命令デコードステージでのデコード結果に基づく読み出しオペランド指定信号ＲＯＰＲＡ又は前のサイクルでレジスタファイル３３に出力した読み出しオペランド指定信号ＲＯＰＲＢを、オペランド制御信号ＯＰＲＣに応じて現サイクルの読み出しオペランド指定信号ＲＯＰＲＢとして出力する指定信号制御回路３１、３２を有する。
The processor includes specification signal control circuits 31 and 32 that output, as a read-out operand specification signal ROPRB of the present cycle, a read-out operand specification signal ROPRA based on decoding result in an instruction decoding stage or a read-out operand specification signal ROPRB output to a register file 33 in a previous cycle, according to an operand control signal OPRC. - 特許庁 - これにより、１６ビットのオペランドアドレスで広いメモリ空間をアクセスする。
Thus, a wide memory space is accessed by the operand address of 16 bits. - 特許庁 - プログラムコードには、オペランド１０によって所定のレジスタが指定されている。
In a program code, a prescribed register is specified by an operand 10. - 特許庁 - 命令に必要なオペランドの数が多くても、多くの命令を扱えるデータ処理装置を得る。
To deal with many instructions even if the number of operands required for instruction is large. - 特許庁 - この変換条件コードセットに基づいて、他の命令のオペランドが供給される。
The operand of another command is supplied based on the converted condition code set. - 特許庁 - リザベーションステーション２０は、命令実行に必要な全てのオペランドがそろったエントリの中から最も高い優先度を持つエントリを選択し、その命令及びオペランドを演算器４に送る。
The reservation station 20 selects an entry with the highest priority from among entries where there are all the operands needed for executing the instructions, and sends its instruction and operand to a computing unit 4. - 特許庁 - ソフトウェアプリフェッチ命令の中に、オペランドデータを転送するキャッシュ階層、オペランドデータの転送量、または、その両方を指示することのできる指示ビットが設けられる。
In the software prefetch instruction, an indication bit is provided which can indicate a cache layer transferring operand data or/and the transfer amount of the operand data. - 特許庁 - 前記キャッシュは、以前に遂行された結果データと算術演算を遂行するためのオペランドとを貯蔵し、同一のオペランドが遂行される場合、該当する結果を出力し、プロセッサによる処理及び演算をバイパスさせる。
The cache stores the previously executed result data and operands for executing the arithmetic operation and outputs the corresponding results to bypass the process and calculation by a processor when the same operands are executed. - 特許庁 - リザベーションステーション２０は、命令実行に必要な全てのオペランドを得ていない場合コモンデータバス１２を監視し、必要なオペランドが来ればそれを取り込む。
The reservation station 20 supervises a common data bus 12 if not all the operands needed for executing the instructions are obtained, and fetches, if any, necessary operands. - 特許庁 - 先読みされたロードアドレスは先読みオペランドバッファ６００に格納され、キャッシュ制御装置３００は前記ロード命令が再び実行された際に先読みオペランドバッファ６００を索引する。
The look-ahead load address is stored in a look-ahead operand buffer 600, and the controller 300 indexes the operand buffer 600 when the load instruction is reperformed. - 特許庁 - これにより、オペランドデータの値を直接リザベーションステーションに格納するのに比べ、小さい領域でオペランドデータを格納することができ、回路規模の削減が行える。
Thereby, the operand data can be stored in a smaller area than the operand data value is stored directly in the reservation station, and the circuit scale can be reduced. - 特許庁 - プロセッサは、ソースオペランドの制御ビットが「１」に設定される場合に第１のパックドデータを選択し、そのデータをデスティネーションオペランド内に格納する。
The processor selects the first packed data if a control bit of the source operand is set to "1", and stores the first packed data in the destination operand. - 特許庁 - プログラム実行時、プログラム処理部は、各セルを順番に調べ、オペランドが設定されている場合にそのオペランドを用いて当該列に割り当てられたプログラムコマンドを実行する。
During the execution of the program, the program processing part checks the cells in order, and if there is an operand set, uses the operand to execute the program command allocated to that column. - 特許庁 - 制御プログラム開発支援装置１０は、プログラムエディタと変数テーブルを有し、プログラムエディタは各命令語に対応するオペランドを入力するためのオペランド入力部を有する。
A control program development support device 10 has a program editor and a variable table, wherein the program editor has an operand input part for inputting operands corresponding to trespective instruction words. - 特許庁 - レジスタ指定修飾部２は、プログラムコードより読み込まれたオペランド１０とともに、制御信号５を入力し、オペランド１０内の修飾フィールドの値を入力した制御信号の値に応じて修飾する。
The register specification modification part 2 receives input of a control signal 5 together with the operand 10 read out from the program code and modifies the value of a modification field in the operand 10 according to the value of the inputted control signal 5. - 特許庁 - ＣＰＵ１１は、表示部１５により表示される単項演算部のオペランドのうち、出力式に含まれる出力式側オペランドを、それぞれ異なる表示態様で表示部１５に表示させる。
The CPU 11 causes the display unit 15 to display output expression-side operands included in the output expression, out of operands of unary operation sections displayed by the display unit 15, in different display modes respectively. - 特許庁 - 機能を実現する命令のオペランドが未解決参照を含むか否かを判別し、未解決命令をその参照解決コードに関連するオペランドを含む所定の命令で置き換える。
Whether or not the operand of an instruction to realize a function contains unresolved reference is discriminated, and an unresolved instruction is replaced with a predetermined instruction containing an operand associated with a reference resolution code. - 特許庁 - ４−１６ビットのデコーダ３５により、乗算器は１６ビットのオペランドまたは（Ｎ×１６）ビットのチェーンオペランドに対して１−１６ビットのバレルシフトを行う。
A multiplier performs 1-16-bit barrel shift of a 16-bit operand or an (N×16)-bit chain operand by means of a 4-16-bit decoder 35. - 特許庁 - 除算演算回路１は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランドを被除数、Ｚオペランドを除数として浮動小数点演算を実行する。
A division arithmetic circuit 1 turns a Y operand to a dividend and a Z operand to a divisor and executes a floating point arithmetic operation in the case that an instruction code inputted from the outside indicates a floating point division instruction. - 特許庁 - プロセッサに結合されるメモリ中に、ソースオペランド内の第１のパックドデータと、デスティネーションオペランド内の第２のパックドデータが格納される。
First packed data in a source operand and second packed data in a destination operand are stored in a memory connected to a processor. - 特許庁 - アドレス計算の実行からオペランドキャッシュメモリにアクセスして必要とするオペランドデ−タを得るまでのＴＡＴが長いという問題を解決する。
To solve a problem in which TAT(turnaround time) from execution of address calculation to acquisition of necessary operand data by accessing on an operand cache memory is too long. - 特許庁 - ソースオペランドは、１つ以上のバンクから出力されるので、それぞれのバンクに結合された収集ユニットが、プログラム命令を処理するのに必要なソースオペランドを集める。
Since source operands are output from one or more banks, a collection unit coupled to each bank collects source operands needed to process a program instruction. - 特許庁 - プログラム命令を処理するのに必要なすべてのソースオペランドが集められると、収集ユニットは、ソースオペランドを実行ユニットへ出力する。
When the collection unit has collected all the source operands needed to process a program instruction, it outputs the source operands to an execution unit. - 特許庁 - プロセッサは、少なくとも１つの１０進浮動小数点オペランドを受け取り、少なくとも１つの１０進浮動小数点オペランドに対して１０進浮動小数点演算を実施して１０進浮動小数点結果を生成する。
The processor receives at least one decimal floating point operand, executes a decimal floating point operation on at least one decimal floating point operand and generates a decimal floating point result. - 特許庁 - オペランドＡおよびオペランドＢに異符号加算を実行することにより生成される出力において存在するであろう先行ゼロの個数の予測に基づいて、シフト表示を生成する予測回路を備える。
The apparatus comprises a prediction circuit for generating a shift indication based on a prediction of the number of leading zeros that would be present in output produced by subjecting the operand A and the operand B to an unlike signed addition. - 特許庁 - パイプラインに入力される命令のオペランドが、パイプラインにて実行されている命令のオペランドに従属するかどうかを判定するプロセッサの従属関係検査回路の深度を増加させる（３０４）。
A depth of a subordination examination circuit is increased in the processor for determining whether an operand of a command input into a pipe line is subordinate to an operand of a command executed in the pipe line or not (304). - 特許庁 - 関数のオペランドＸを上位桁ビット列Ｕと下位桁ビット列Ｄに分け、オペランドＸの定義域を上位桁ビット列Ｕに関係付けられた複数の区分に分ける。
The operand X of a function is divided into a high-order digit bit string U and a low-order digit bit string D, and the definition region of the operand X is divided into a plurality of sections related with the high-order digit bit string U. - 特許庁 - これは、オペランドＡ、Ｂに対する修正された仮数部を生成するために、シフト表示の決定に応じて、両方のオペランドの仮数部のいくつかの最上位ビットを廃棄するように作用する。
An operand analysis circuit detects, with reference to exponents of the operands A and B, the presence of a leading bit cancellation condition. - 特許庁 - プログラムエディタを用いて制御プログラムを作成・編集中に、所定の命令に対するオペランドを入力しようとした場合、オペランド入力部１６を用い、変数名を入力する。
When an operand to a predetermined instruction is attempted to be input while the control program is created, edited using the program editor, a variable name is input using an operand input part 16. - 特許庁 - プロセッサは、物理レジスタＩＤに対応したオペランドを記憶する複数のレジスタファイル１６−１、１６−２を備え、それぞれが、オペランドをデータ方向に分割したサブワードのうちの何れかを記憶する。
A processor includes the plurality of register files 16-1, 16-2 for storing the operand corresponding to a physical register ID, which respectively store one of subwords which are obtained by dividing the operand in a data direction. - 特許庁 - 次いでリニア加算器アレイ(146,147,148)が、これら第１の和と第２の和とを加算して、積ビット（即ち、第１のオペランドに第２のオペランドを乗算することにより生成される積のビット）の桁上げ保存式の表現が生成される。
Then, the linear adder arrays (146, 147, 148) add the first sum and the second sum so that expression in the carry preservation system of product bits (that is, the bits of a product to be generated by multiplying the first operand by the second operand) can be generated. - 特許庁 - 演算装置１は、命令制御部１００と、第１オペランド制御部２００と、第２オペランド制御部３００と、演算部４００と、ＮＯＰ検出部５００と、エラー検出部６００と、を備える。
An arithmetic unit 1 includes an instruction control section 100, a first operant control section 200, a second operand control section 300, an arithmetic section 400, an NOP detection section 500, and an error detection section 600. - 特許庁 - 結果オペランドは、第１範囲のビットと第２範囲のビットとを含んでよく、ここで第１範囲のビットの第１の端部は、命令により明示的に指定され、第１範囲の各ビットの値は、前記ソースオペランドの対応する位置にあるビットの値と等しく、第２範囲のビットは全て、前記ソースオペランドの対応する位置にあるビットの値に関わらず、同じ値を持ってよい（１０２）。
The result operand may have: a first range of bits having a first end explicitly specified by the instruction, in which each bit is identical in value to a bit of the source operand in a corresponding position; and a second range of bits that all have a same value regardless of values of bits of the source operand in corresponding positions (102). - 特許庁 - 《表示》 ポインター型でない変数を参照として解釈することはできません. / 間接参照演算子 "＊" のオペランドはポインター型でなければなりません
Cannot dereference non-pointer type. - 研究社 英和コンピューター用語辞典 - キャッシュ・コヒーレンスは,共用オペランド値の変更がタイミング良くシステム全体に確実に伝播されるように統制する仕組みである．
Cache coherence is the discipline that secures that changes in the values of shared operands are propagated throughout the system in a timely fashion. - コンピューター用語辞典 - HTMLのmeta文とキーワードオペランドを使って、そのウェブページを見つけるのに誰かが使うだろうと思われるすべてのキーワードを列挙しなさい。
Use the HTML meta statement and the keyword operand to list all the key words you think someone would use to find your Web page. - コンピューター用語辞典 - ACBまたはGENCBマクロ内で指定したオペランドがたがいに,またはカタログレコード内の情報と矛盾している
The operands specified in the ACB or GENCB macro are inconsistent with each other or with the information in the catalog record - コンピューター用語辞典 - アンダーラインの引かれた項目は,ユーザがオペランドとして何も指定しない時にデフォルト(省略時の値)としてとられる項目である
An underlined item is the default when you don't specify anything for an operand - コンピューター用語辞典
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
