「Byte」を含む例文一覧(1593)
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 31 32 次へ＞- The state is set or obtained in/from the byte sequence of the transferring region 104 when an application program 100 executes an operation of the internal state by an accessor method.
アプリケーションプログラム１００がアクセサメソッドにより内部状態の操作を行ったときには，転送用領域１０４のバイト列に対して状態を設定又は取得する。 - 特許庁 - To provide a channel data extraction circuit and a channel data extraction method which can extract data from a byte multiplexing frame for respective channels without increasing scale of hardware.
ハードウェア規模を大きくすることなく、バイト多重フレームからチャネル単位でデータを抽出することができるチャネルデータ抽出回路及び方法を提供する。 - 特許庁 - Since the in/out command is a command system smaller by one byte than a loading/storing command for the access to the memory, the capacity for programs can be reduced accordingly.
イン／アウトコマンドは、メモリにアクセスするためのロード／ストアコマンドよりも１バイト小さいコマンド体系であるから、この分、プログラム容量を削減することが可能となる。 - 特許庁 - In receiving operation, the serial input/output circuit 6 transfers serial data for one byte through the serial input/output interface circuit 5 to a data control circuit 43.
シリアル入出力回路６は受信動作において、１バイト分のシリアルデータをシリアル入出力インタフェース回路５を介してデータ制御回路４３に転送する。 - 特許庁 - To provide a calculating device and method capable of quickly and highly precisely operating division with a denominator as 2 bytes or more by using an inexpensive MCU having a one byte divider.
１バイト除算器を備えた安価なＭＣＵを用いて分母が２バイト以上の除算を高速かつ高精度に実行可能な計算装置及び計算方法を提供する。 - 特許庁 - A synchronization detection signal SD is started up when the coincidence of byte of the number greater than the preset number is confirmed in the comparative decision circuit 20.
比較判定回路２０において、予め設定された数よりも多くのバイトが一致していることを確認できたときに、同期検出信号ＳＤを立ち上げる。 - 特許庁 - A memory access logic 810 uses an address designation which causes no change in byte to read a plurality of data elements stored within an SIMD register 812 from the memory thereof.
メモリアクセスロジック８１０は、ＳＩＭＤレジスタ８１２内部に記憶される、そのメモリからの複数のデータ要素を読み出すために、バイトが変化しないアドレス指定を活用する。 - 特許庁 - To realize a transport stream synchronous detection circuit that detects a synchronous byte from a transport stream, without delays using a simple configuration and can output a synchronizing signal.
簡単な構成で、トランスポートストリームに対して遅延なく同期バイトを検出し、同期信号を出力できるトランスポートストリーム同期検出回路を実現することを目的にする。 - 特許庁 - When a power supply is turned on, the bus width of an input data register 220 and the byte order of the register 220 are set up by the initializing operation of a CPU 11.
電源がオンすると、ＣＰＵ１０１の初期設定動作によって入力データレジスタ２２０のバス幅と、入力データレジスタ２２０に対するバイトオーダーが設定される。 - 特許庁 - To realize miniaturization of a CRC code arithmetic circuit for operating a CRC code from byte parallel data which are variable length data and to reduce manufacturing cost.
本発明の課題は、可変長データであるバイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路の小型化を実現し、製造コストを低減することである。 - 特許庁 - A data strobe signal from a section start detection part 3 and a counter value from a section byte counter 4 inputting a reset signal are outputted to the part 5.
また、比較部５には、セクションスタート検出部３からのデータストローブ信号およびリセット信号を入力とするセクションバイトカウンタ４からのカウンタ値が出力される。 - 特許庁 - The XMaxRequestSize function returns the maximum request size (in 4-byte units) supported by the server without using an extended-lengthprotocol encoding.
関数XMaxRequestSizeは、X サーバが対応しているリクエストの最大サイズ(4バイト単位)を返す。 この最大サイズは、リクエスト長拡張プロトコルエンコーディング(extended-length protocol encoding)を使っていない X サーバにおける値である。 - XFree86 - An optical signal form provided with an area to manage quality of optical transmission therein, that is, provided with an optical transmission managing byte is adopted for a form of an optical signal to be transmitted.
伝送する光信号形式として、その中に、光伝送の品質を管理する領域、即ち、光伝送管理バイトが設けてある光信号形式を用いる。 - 特許庁 - If, say, 69 characters are interesting (A-Z, a-z, 0-9, space, and a few punctuation characters), then the chance of a random byte appearing to be interesting is 69/256 or about 1/4.
たとえば、69文字がおもしろいとされていたら（A-Z, a-z, 0-9, 空白, その他句読点など）、ランダムなバイトがおもしろいものになる確率は、69/256 で、つまり約1/4ということになる。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - The gateway device 1-1 receives an HDLC packet from an information transmission apparatus 4-1, and uses a UDP/IP conversion section 1-12 to convert the received packet to a UDP/IP format packet every time one-byte data of HDLC format are received, or uses a transmission section 1-13 to transmit a UDP/IP packet of one-byte data to a UDP/IP LAN.
ゲートウェイ装置１−１は、情報伝送装置４−１からＨＤＬＣパケットを受信し、ＨＤＬＣフォーマットのデータを１バイト分受信する毎に、ＵＤＰ／ＩＰ変換部１−１２でＵＤＰ／ＩＰフォーマットのパケットへ変換し、送信部１−１３から１バイトのデータのＵＤＰ／ＩＰパケットをＵＤＰ／ＩＰのＬＡＮへ送信する。 - 特許庁 - Communication protocol of a communication message transmitted outside from an electric line information transmission portion divides the communication message into units of one byte, inserts into each of the divided units a one-byte space portion for the accident information transmission, and transmits the accident occurrence information at a time of the accident occurrence by inserting the accident information into the space portion of the communication message.
電路情報送信部から外部に送信される通信電文の通信プロトコルは、通信電文を1バイト単位で分割し、分割した1バイト単位毎に事故情報通信用のスペース部を1バイトずつ挿入して、事故発生時に事故情報を通信電文中の前記スペース部に挿入して、事故発生情報を送信する通信プロトコルである。 - 特許庁 - An optical transmitter 1 wherein a fault takes place uses a non use byte of an overhead to transmit apparatus fault information to an opposite optical transmission apparatus 2 before stop of an optical output, and the opposite optical transmission apparatus 2 transfers the apparatus fault information by return to the faulty apparatus 1 by using the non use byte of the overhead before stop of the optical output.
装置故障が発生した光伝送装置１は、光出力停止前に、装置故障情報を、オーバヘッドの未使用バイトを用いて、対向光伝送装置２へ送出し、対向光伝送装置２は、光出力停止前にこの装置故障情報を、オーバヘッドの未使用バイトを用いて、故障装置１へ折り返して転送する。 - 特許庁 - This memory device is provided with: four memories 50-53 each having an address space (0x000-0x3FF) of the same scale having a common address with one word as one byte; an address decoder 30 allowing simultaneous access in arbitrary byte alignment to the four memories 50-53; and a data rearrangement circuit 70 rearranging data compliant with a big-endian CPU.
１ワードを１バイトとし、共通のアドレスを有する同一規模のアドレス空間（０ｘ０００〜０ｘ３ＦＦ）を有する４個のメモリ５０〜５３と、これら４個のメモリ５０〜５３に対して、任意のバイトアラインでの同時アクセスを可能とするアドレスデコーダ３０と、ビッグエンディアンのＣＰＵに合わせたデータの並べ替えを行うデータ並べ替え回路７０を設ける。 - 特許庁 - In this information processor having a byte code accelerator BCA which converts an intermediate language (byte code) of stack base into an instruction of a register base, the BCA and a selector SEL for switching instructions are arranged between an instruction fetching part FET and a decoding part DEC and data transfer paths (P4, P5) are provided between the BCA and a register file REG_FILE.
スタックベースの中間言語(バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁 - This non-volatile memory is provided with memory cells 101 (101a, 101b) arranged in a matrix state, a source line connected to a source region of the memory cells 101, a boosting circuit 105 boosting the potential of the source line to a boosting potential, and an arbitrary byte write-in control circuit 1 setting two or more arbitrary byte units performing simultaneously write-in.
この不揮発性メモリはマトリクス状に配置されたメモリセル１０１（１０１ａ，１０１ｂ）と、メモリセル１０１のソース領域に接続されたソース線と、ソース線の電位を昇圧電位に上昇させる昇圧回路１０５と、同時に書き込みを行う２以上の任意のバイト単位を設定する任意バイト書込制御回路１とを備えている。 - 特許庁 - An information multiplexing apparatus 30 includes a slice address conversion section 301 for mapping user data 31 to a slice address of slice data 305 constituting a bitstream 32, and a stuffing byte insertion section 306 for adding a stuffing byte to an end portion of the slice data 305 at the slice address to which the user data 31 is mapped by the slice address conversion section 301.
情報多重化装置３０は、ビットストリーム３２を構成するスライスデータ３０５のスライスアドレスにユーザデータ３１をマッピングするスライスアドレス変換部３０１と、このスライスアドレス変換部３０１によりユーザデータ３１がマッピングされたスライスアドレスのスライスデータ３０５の終端部分にスタッフィングバイトを付加するスタッフィングバイト挿入部３０６とを備える。 - 特許庁 - The rotary drum type game machine acquires 1 byte flag data and 1 byte offset data as an internal winning symbol combination from a numerical value range to which a random number drawn from the detection of a starting operation belongs, and the acquired flag data is made to be stored in an address calculated from a reference address and the acquired offset data in a memory.
回胴式遊技機は、開始操作の検出に基づいて抽出する乱数値が属する数値の範囲に基づいて、１バイトのフラグデータ及び１バイトのオフセットデータを内部当籤役として取得し、当該取得したフラグデータを、メモリにおける、基準アドレスと当該取得したオフセットデータとに基づいて算出されるアドレスに格納するようにした。 - 特許庁 - When receiving encrypted data that are input as byte streams, a receiving part identifies a data range to be decrypted by using the same key as a decryption unit, and extracts information, such as nons, necessary to decrypt from byte streams to transmit this type of information to a decryption part as an encrypted data set, added with some pieces of encrypted data.
受信部では、バイト・ストリームとして入力される暗号データを受理すると、同じ鍵を用いて復号するデータの範囲を復号化単位として識別し、バイト・ストリームから復号するのに必要となるノンスなどの情報を抽出し、この種の情報を暗号データの断片を付加した暗号データ・セットとして復号部に渡す。 - 特許庁 - Block data created by a multiplexer 51 of a transmission apparatus 22 are composed of 8 frames, and first 1 byte of each frame is allocated to a header 101 having Sync, OE and the like, the second byte is allocated to auxiliary data 102 including AUX data required for reproducing audio data and copyright protect information, and remaining bytes are used to transmit audio data 103.
送信装置２２の多重化手段５１により作成されるブロックデータは８フレームで構成されており、各フレームの先頭１バイトはＳｙｎｃやＯＥ等を有するヘッダ１０１、２バイト目が音声データの再生に必要なＡＵＸデータや著作権保護情報を有する補助データ１０２、残りのバイトで音声データ１０３を伝送する。 - 特許庁 - A search machine 14 is able to register a 48 bit retrieval key and accessory information 1 byte in one entry, and the retrieval instruction of 48 bits from a CPU 11 is carried out by writing a search key in a command area 141, and the accessory information 1 byte of the matched entry as the full-match retrieval is outputted to a result area 142.
サーチマシン１４は１エントリに対して４８ビットの検索キー及び付帯情報１バイトの登録が可能であり、ＣＰＵ１１からの４８ビットの検索指示がコマンド領域１４１に対してサーチキーを書込むことで行われ、フルマッチ検索した結果、一致したエントリの付帯情報１バイトを結果領域１４２へ出力する。 - 特許庁 - Without completely merging the data into a single TIFF file with all byte offsets affected, tag data, instead, are used to either delineate which data comes from which files, allowing offset pointers to be offset or reset, or to set an offset adjustment value to interpret byte offsets that do not refer to the beginning of the file stream.
全てのバイトオフセットに影響を及ぼすような単一ＴＩＦＦファイルへの完全なマージを行なわずその代わりにタグデータを用いて、どのデータがどのファイルに由来するか、オフセットポインタをオフセットするかリセットするかを表現したり、あるいは、ファイルストリームの先頭を参照しないバイトオフセットを翻訳するためのオフセット調整値を設定する。 - 特許庁 - In an information processor having a byte code accelerator BCA for converting a stack base intermediate language (byte code) into a register base instruction, between an instruction fetch part FET and a decoding part DEC, a selector SEL for the BCA and an instruction switch is disposed, and between the BCA and a register file REG_FILE, data transfer channels (P4, P5) are provided.
スタックベースの中間言語（バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁 - When data (AAH) irrelevant to recording data has been stored in a lower address (even address) of head word data of the run length compressed recording data stored in a receiving buffer section 42 (main memory), the irrelevant byte data of the lower address of the word data including the head byte data is nullified by masking to be developed by a decode circuit 28.
受信バッファ部４２（メインメモリ）に格納されているランレングス圧縮された記録データの先頭のワードデータの下位アドレス（偶数アドレス）に記録データとは無関係なデータ（ＡＡＨ）が格納されている場合には、先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）の無関係なバイトデータをマスクして無効にしてからデコード回路２８にて展開する。 - 特許庁 - In the case of executing a retrial cycle, an address, a byte enable signal and a command of a 1st read cycle started by a master device 1 are stored in an address/byte enable/command regitster 53 through a PCI interface 51 and data from a local bus device 9 are transferred to the master device 1 through a local bus interface 58, a data regiter 52 and a PCI bus interface 51.
リトライサイクルを行う場合、マスタデバイス１により起動された第１のリードサイクルのアドレス、バイトイネーブル、コマンドは、ＰＣＩインタフェース５１を介してアドレス／バイトイネーブル／コマンドレジスタ５３に格納され、ローカルバスデバイス９からのデータは、ローカルバスインタフェース５８と、データレジスタ５２と、ＰＣＩバスインタフェース５１とを介してマスタデバイス１に転送される。 - 特許庁 - To provide a parallel processing circuit and its configuration method that can utilize the design resource of a processing circuit for a conventional communication LSI for 1 byte processing, suppress increase in the circuit scale and provide versatility to other processes than the arithmetic processing.
従来の１バイト処理の通信用ＬＳＩの処理回路の設計資産を活用し、回路規模の増大を抑制するとともに、演算処理以外にも汎用性を持たせる。 - 特許庁 - SOHs are respectively allotted to AU-3 paths each being a higher-order path, and the SOHs of all the AU-3 paths are byte-interleaved to form SOHs of higher-order STM-N signals.
高次パスであるＡＵ−３パスのそれぞれごとにＳＯＨを割り当て、全てのＡＵ−３パスのＳＯＨをバイトインタリーブすることで高次のＳＴＭ−Ｎ信号のＳＯＨを形成する。 - 特許庁 - For the game machine, a special pattern start storage area M where a data width is 1 byte is set inside the RAM 116 and respective storage parts 116A-116C are set in the storage area M.
ＲＡＭ１１６内にはデータ幅が１バイトの特別図柄始動記憶領域Ｍが設定され、記憶領域Ｍには各記憶部１１６Ａ〜１１６Ｃが設定されている。 - 特許庁 - The compilation of the method whose compilation is requested is executed by a task different from a task to perform the execution of an instruction such as the execution of the byte code by the interpreter processing or the execution of the native code.
コンパイル要求されたメソッドのコンパイルは、バイトコードのインタプリタ処理による実行又はネイティブコードの実行といった命令実行を行うタスクとは別のタスクで行う。 - 特許庁 - The mouthpiece having a detachable byte plate includes a lead attaching surface to attach a lead, and a beak part obliquely cut out on the opposite side of the lead attaching surface.
着脱自在のバイトプレートを備えたマウスピースであって、リードを取り付けるためのリード取付面と、リード取付面の逆側において斜めに切り取られたビーク部と、を備えている。 - 特許庁 - If the CPU makes a write signal low active, the data of one byte that have been modified by the data signal outputted from the CPU by specified bits are written in the RAM 1.
ＣＰＵが書き込み信号をローアクテイブにすると、指定するビットだけＣＰＵから出力されたデータ信号によって変更された１バイトのデータがＲＡＭ１に書き込まれる。 - 特許庁 - To identify the boundary position of a fixed-length packet even though data without a byte boundary is transmitted when the device is connected to a simple serial line (bit a stream transmission line).
単純なシリアル回線（ビット列伝送回線）と接続した場合にはバイト境界のないデータが伝送されるため、固定長パケットの境界位置を識別することができない。 - 特許庁 - The nose 11 of a byte 1 includes a cutting face 111 that cuts into a workpiece W, and a flank face 112 formed with a predetermined edge angle between itself and the cutting face 111.
バイト１のノーズ１１は、ワークＷに対して切り込みを行うすくい面１１１と、すくい面１１１との間に所定の刃先角が形成される逃げ面１１２を備えている。 - 特許庁 - A space entry which is not allocated has a second AD about an extent of the second non-recorded area and contains information which indicates length of a line of the second AD by byte count.
アロケートされないスペースエントリーは前記第２の未記録領域の前記エクステントに関する第２のＡＤを有し、第２のＡＤの列の長さをバイト数で示す情報を含む。 - 特許庁 - To monitor the number of files and staying time and to monitor a file having no capacity (0 byte) in a system for temporarily storing a file in a determined storing area and processing the file.
決められた格納先に一時的にファイルを格納して処理をするシステムで、ファイル数と滞留時間の監視が可能で、かつ、容量のない（０バイト）のファイル監視を可能とする。 - 特許庁 - Jackpot determining processing uses data processed by subtracting 1 from low-order byte 8-bit data of the latched 16-bit data, as a random number value for determining a special symbol.
ラッチされた１６ビットのデータのうち下位バイトの８ビットのデータから１を減算して加工処理したデータを特別図柄判定用乱数値として、大当たり判定処理に用いる。 - 特許庁 - An address AVA of a 32k-byte unit is allocated to the area in which the logical sector number LSN or the logical block number LBN is allowed to correspond to the physical sector number PSN.
さらに、物理セクタ番号ＰＳＮと、論理セクタ番号ＬＳＮ若しくは論理ブロック番号ＬＢＮとが対応付けられた領域に対して、３２ｋバイト単位のアドレスＡＶＡが付与される。 - 特許庁 - Since conventional byte order conversion processing to be executed by the CPU 101 is unnecessary and the processing load of the CPU 101 can be reduced, the speedup of data transfer processing can be realized.
従来のようなＣＰＵによるバイトオーダー変換処理が不要となり、ＣＰＵによる処理負担を軽減できるため、データ転送処理の高速化を実現することができる。 - 特許庁 - When the writing of both the byte type and block type data is ended, the management information controlling means 2 erases the flag from the first disk device 4 and the second disk device 5.
管理情報制御手段２はバイト型及びブロック型データの書き込みが共に終了した時、フラグを第１ディスク装置４及び第２ディスク装置５双方から削除する。 - 特許庁 - To provide a node apparatus and a control byte transmission method for relaxing a limit of forming a ring network in a mesh network so as to increase flexibility in network building.
メッシュ型ネットワーク中にリングネットワークを形成する場合の制限を緩和し、これによりネットワーク構築の自由度をより高めたノード装置および制御バイト伝送方法を提供する。 - 特許庁 - The unit of token value is set as 'byte amount/weight' and it is defined that token amount = token value - reference value so that an increase and decrease in the token of all classes can be handled by one adding circuit and one subtracting circuit.
全てのクラスのトークンの増減を１つの加算回路と１つの減算回路とで行えるように、トークン値の単位を「バイト量／重み」とし、トークン量＝トークン値−基準値、と規定する。 - 特許庁 - The SYNC_A303a is detected, a boundary of 1 byte is decided and that the received data is the one of the data group A 13 is decided by a received data identification part 23.
ＳＹＮＣ＿Ａ３０３ａを検出して１Ｂｙｔｅの境界を判断するとともに、受信データ識別部２３で受信したデータがデータ郡Ａ１３のデータであることを判断する。 - 特許庁 - Next, if any data to be fed exists, that is, after the feeding of a MODE data, once delayed by a period given by C, the data is fed to the output port starting from the second byte thereof.
さらに、次に送出すべきデータがある場合には、すなわち、ＭＯＤＥデータ送出後では、Ｃで示される期間をおいてから２バイト目のデータを出力ポートに送出する。 - 特許庁 - In the case of basic instruction, the instruction discriminating part 111 and a general virtual basic register ID discriminating part 117 specify an instruction class and the ID of a general virtual basic register from that byte code.
基本命令の場合、命令判別部１１１及び汎用仮想基本レジスタＩＤ判別部１１７は、当該バイトコードより命令種別と汎用仮想基本レジスタのＩＤを特定する。 - 特許庁 - In the control part 31, symbol data for reception from the demodulation part 23 are converted into byte data for reception at the time of reception, and symbol data for transmission are outputted to the demodulating part 24 at the time of transmission.
制御部３１では、受信時は復調部２３からの受信用シンボルデータを受信用バイトデータに変換し、送信時は変調部２４に対して送信用シンボルデータを出力する。 - 特許庁 - When a specific byte order is eliminated via a void pointer in a variety of embodiments, a problem area of the code (for example, a source code) can be identified.
また、本発明の種々の実施形態においては、特定のバイト順序がボイドポインタを介して除去される場合に、コード（例えば、ソースコード）の問題領域を識別することが可能である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
