「Byte」を含む例文一覧(1593)
＜前へ 1 2 .... 22 23 24 25 26 27 28 29 30 31 32- The communication memory is provided with a memory having a number of bytes not less than that of a maximum data width possible to be accessed simultaneously by the control means, a calculating means 40 for stored receiving data to calculate stored transmitting and receiving data by byte and a storage means 4d for read access data width to store the number of bytes of data to be accessed simultaneously by the control means.
制御手段が同時にアクセス可能な最大データ幅のバイト数以上のメモリと、蓄積された送受信データをバイト単位で計数する蓄積受信データ計数手段４０と、制御手段が同時にアクセスするデータのバイト数を記憶する読み出しアクセスデータ幅記憶手段４ｄとを備えた。 - 特許庁 - Entry parts 20, 30, 40 are provided with plural entries in which control information such as an address, a byte count, presence/absence of a data chain of a main storage device 1 to be specified by a channel command is stored by every I/O device, its contents are set from an I/O processor 5 via the internal bus 100 and updated whenever data transfer is executed.
エントリ部２０，３０，４０は、I/0デバイスごとに、チャネルコマンドで指定される主記憶装置１のアドレス，バイトカウント，データチェインの有無等の制御情報を格納する複数のエントリを有し、その内容は内部バス１００を介してI/0プロセッサ５から設定され、データ転送が実行されると更新される。 - 特許庁 - The shared range of virtual addresses straddles the 242-byte boundary between ranges served by different third-level DAT tables and is situated between a lower private range and an upper private range so that an individual address space can map both the lower private range and a shared range using only three levels of DAT tables.
仮想アドレスの共用範囲は、異なる第３レベルＤＡＴテーブルで用いられる範囲間の２^42バイト境界を跨ぎ、個々のアドレス・スペースが低位専用範囲および３レベルのＤＡＴテーブルのみに使用される共用範囲の両方をマップできるように、低位専用範囲と高位専用範囲との間に位置する。 - 特許庁 - Thus it enables to restore the bytes constitution sent serially with transmitting clock accurately from the clock information at the receiving-side by transmitting serially two kinds of bit-sequence having the same period and the different duty ratio selectively by adjusting to the byte position of a serial data s38 transmitted serially through a shift register 33.
このように同一周期でデューティ比の異なる２種類のビット列を、シフトレジスタ３３を介してシリアル転送されるシリアルデータｓ３８のバイト位置に合わせて選択的にクロック情報としてシリアル伝送することにより、受信側ではそのクロック情報から送信クロックとシリアル送信されるデータのバイト構成を正しく復元することが可能となる。 - 特許庁 - When calling a method in the execution process of a program, this program execution controller decides whether or not the method is uncompiled, and when the pertinent method is uncompiled, executes the byte code of the method by interpreter processing, and requests the compilation of the method, and when the method is already compiled, executes the native code of the method.
本発明に係るプログラム実行制御装置は、プログラムの実行過程においてメソッドを呼び出す際に、当該メソッドが未コンパイルであるか否かを判定し、未コンパイルであれば、当該メソッドのバイトコードをインタプリタ処理で実行すると共に当該メソッドをコンパイルする要求を行い、コンパイル済であれば、当該メソッドのネイティブコードを実行する。 - 特許庁 - The preamble is divided and recorded on the recording medium by replacing the intermediate section of the preamble with data and a sync byte, and the frequency offset is detected by a frequency offset detector 240 by using the divided preamble during a period that signal data read out from the recording medium are delayed by using a 1st buffer 210.
プリアンブルの中間部分をデータおよびシンクバイトで置き換えることによってプリアンブルを分割して記録媒体に記録し、記録媒体から読み出した信号データを第１バッファ２１０を用いて遅延している間に、周波数オフセット検出器２４０が分割されたプリアンブルを用いて周波数オフセットを検出する構成とする。 - 特許庁 - In the network print system having a network 10, the printer 14 connected to the network 10, and the client device 13 which is connected to the network 10 and sends print data to the printer 14 through the network 10, a Java virtual machine 41 is installed in the printer 10 and the print data are transmitted in the form of Jave byte data from the client device 13 to the printer 14.
ネットワーク１０と、ネットワーク１０に接続されたプリンタ１４と、ネットワーク１０に接続されネットワーク１０を介して印刷データをプリンタ１４に送信するクライアント装置１３とを有するネットワークプリントシステムにおいて、プリンタ１０内にJava仮想マシン４１を備えるとともに、クライアント装置１３からJavaバイトデータとして印刷データをプリンタ１４に送信する。 - 特許庁 - The device 10 previously prepares error detection data byte_-ok, word_-ok for respective received data RD of a byte unit and a word unit and repeats processing for delivering the received data RD and the error detection data byte_-ok, word_-ok to the CPU 21 for each reception of 16-bit data until the end of reception of all data.
誤り検出装置１０は、バイト単位及びワード単位の受信データＲＤに対して、予め各受信データＲＤに対する誤り検出データｂｙｔｅ＿ｏｋ，ｗｏｒｄ＿ｏｋを用意しておき、１６ビット分のデータを受信する毎に、ＣＰＵ２１に対して受信データＲＤと誤り検出データｂｙｔｅ＿ｏｋ，ｗｏｒｄ＿ｏｋとを受け渡す処理を、全データの受信が終了するまで繰り返す。 - 特許庁 - The digital data conversion method of this invention includes the steps of: binding input digital data into unit blocks constituted by a plurality of bytes; modulation-coding each byte of the input data blocks by using a code conversion table; and allocating a merging bit in block unit for the modulation- coded input data in block unit.
本発明によるデジタルデータ変換方法は入力デジタルデータを所定の複数のバイトを単位としてブロック化する段階と、前記入力データのブロックの各バイトを符号変換テーブルを利用して変調符号化する段階と、変調符号化されたブロック単位の入力データに対してブロック単位でマージンビットを割り当てる段階を備えている。 - 特許庁 - A putout control device 111 adds the input command of two bytes for every one byte or exclusively logically adds them and, when the result is not FFH, determines that the command is not a normal command, invalidates the input of the command, simultaneously therewith displays a letter, "C" on a 7-segment LED 121 provided in the putout control device 111 and notifies a command error.
よって、払出制御装置１１１では、入力した２バイトのコマンドを１バイトずつ加算または排他的論理和し、その結果がＦＦＨでなければ、該コマンドは正常なコマンドでないと判断して、該コマンドの入力を無効化すると共に、払出制御装置１１１に設けられた７セグメントＬＥＤ１２１に「Ｃ」の文字を表示して、コマンドエラーを報知する。 - 特許庁 - Debug of the program of the CPU the instruction memory of which is changed into the plural bank system is executed by processing the compiler system as a linear virtual space by adding a bank number to an actual address inside the debugger by using section information of a debug information part in an execution form file without changing the exclusive compiler system corresponding to the instruction memory within 64K byte.
６４KByte以内の命令メモリに対応した専用のコンパイラシステムを変更することなく、実行形式ファイル中のデバッグ情報部のセクション情報を用いデバッガ内部では実アドレスにバンク番号を加算したリニアな仮想空間として処理することで、命令メモリが複数バンク方式になったCPUのプログラムのデバッグを実現する。 - 特許庁 - After wiping out all lines in a dirty state existing on a cache memory 2 to a memory module 4a, a processor 1 switches a main memory controller 3 to a copy mode, and issues write invalidating byte enable to one word in all the lines of a copy area, and stores all the lines of the copy area in the dirty state in the cache memory 2.
キャッシュメモリ２上に存在するダーティ状態のラインをすべてメモリモジュール４ａへ掃き出した後、プロセッサ１はメインメモリ制御装置３を複写モードに切り替えて、バイトイネーブルを無効化したライトを複写領域の全ライン内の１ワードに対して発行し、キャッシュメモリ２に複写領域の全ラインをダーティ状態で格納する。 - 特許庁 - The transmission side server 4 transfers a data file storing predetermined data, a byte file showing the number of bytes in the data file, a date file showing a date when the data file is prepared and a completion file showing that the file is completely transferred successively to the reception side server 8, and confirms that the files are normally transferred respectively.
送信側サーバ４においては、所定データを格納したデータファイル、データファイルのバイト数を示すバイトファイル、データファイルが作成された日付を示す日付ファイル及びファイルの転送処理が終了したことを示す終了ファイルを、受信側サーバ８に順次転送し、それぞれのファイルの転送が正常に行われたことを確認する。 - 特許庁 - Depending on excess and deficiency of the low order group signals for the amount of data which can be stored in a memory for temporarily storing the low order group signals occurring due to speed difference between the low order group signals and the error correction frame, predetermined dummy data or the data of low order group signals is stored in a phase difference absorption byte provided in the error correction frame.
その際、低次群信号と誤り訂正用フレームとの速度差によって生じる、低次群信号が一時的に格納されるメモリに蓄積可能なデータ量に対する低次群信号の過不足に応じて、誤り訂正用フレーム内に設けた位相差吸収用バイトに所定のダミーデータまたは低次群信号のデータを格納する。 - 特許庁 - At the time of miniaturizing the bigram dictionary which stores the link information of two characters found from a learning text, the value of its probability is quantized into prescribed step number (256 steps, for example), while using hybrid probability, that value is expressed for a short word length (1 byte, for example), and concerning the probability smaller than a prescribed value, such information is not registered on the bigram dictionary.
学習テキストから求めた２文字のつながり情報を格納したバイグラム辞書を小型化する場合に、ハイブリッド確率を用い、その確率の値を所定の段階数（例えば２５６段階）に量子化し、その値を小さい語長（例えば１バイト）で表現し、また、その確率が所定値以下のものはバイグラム辞書に搭載しないようにする。 - 特許庁 - Algorithm for erasion of a byte erasing block 600B is different from that of a sector erasable block 600A, but each page erasion can be performed by applying pulse sequence of voltage for erasion increased by stages.
本装置の単一供給電圧と反対の極性のブーストした電圧が消去フェーズ期間中に該行デコーダによって選択された単一のワード線へ印加され、該ブロックの全てのセルの共通ソースに対して及び該ブロックの全てのセルを包含する基板の分離領域に対してブーストした電圧を印加することによって該情報を頁消去する。 - 特許庁 - A signal DD for specifying a display direction, a signal SDW for specifying a segment data width, and a home address HA are inputted to an address generator AG; a RAM address RA, a chip selection signal CS, and a read signal RD are generated and inputted to RAM 11; and data D0-D7 are read in byte units and given to a segment data buffer SDB.
アドレスジェネレータＡＧに表示方向を指定する信号ＤＤ、セグメントデータ幅を指定する信号ＳＤＷ、ホームアドレスＨＡが入力され、ＲＡＭアドレスＲＡ、チップを選択する信号ＣＳ、リード信号ＲＤが生成されてＲＡＭ１１に与えられ、バイト単位のデータＤ０〜Ｄ７が読み出されてセグメントデータバッファＳＤＢに与えられる。 - 特許庁 - The method for recording data in a compact disk includes (a) the step of modulating 1-byte data into a p-channel bit, and (b) the step of performing recording such that for a minimum mark length, p/q is larger than 4.5 and smaller than 8 at the time of q channel bit, and format efficiency is larger than 0.6 and smaller than 1.0.
本発明は、コンパクトディスクにデータを記録する方法において、（ａ）１バイトのデータをｐチャンネルビットに変調する段階と、（ｂ）最小マーク長をｑチャンネルビットに該当する時にｐ／ｑは４．５より大きくて８より小さく、フォーマット効率は０．６より大きくて１．０より小さく記録を行う段階と、を含むことを特徴とする。 - 特許庁 - A PC0 whose values of one byte among one pack of total 6 bytes of PC0-PC5 are shown with (1111, 1xxx) is a pack header showing that the encryption release information is arranged in succeeding PC1-PC5, and the part xxx is a page number, and one enciphered information is recorded with 6 pages (6 tracks) up to 000-101.
ＰＣ０〜ＰＣ５の計６バイトの１パックのうち、１バイトの値が（１１１１，１ｘｘｘ）で表されるＰＣ０が、続くＰＣ１〜ＰＣ５に暗号解除情報が配置されていることを示すパックヘッダであり、ｘｘｘの部分がページ番号で、０００〜１０１までの６ページ（６トラック）で一つの暗号化情報が記録される。 - 特許庁 - An overhead interpretation section uses a B1 byte in an overhead included in an optical signal to detect an upper limit and a lower limit of an identification point at which a transmission code error takes place, and an arithmetic section automatically calculates optimum identification point, on the basis of the upper limit and the lower limit of the identification point and sets the identification point.
オーバーヘッド解釈部により、光信号に含まれているオーバーヘッド中のＢ１バイトを用いて、伝送符号誤りが発生する識別点の上限値および下限値を検出し、演算部により、その識別点の上限値および下限値に基づいて、自動的に最適な識別点を割り出し、その識別点を設定するものである。 - 特許庁 - An FIFO 107 with DMA control having two 32 byte FIFO whose one FIFO is connected with a 32bit data bus 105 and whose other FIFO is connected with a 16bit data bus 109 and an FIFO control part including a DMA controlling function receives data from an I/O device 108 to one FIFO by DMA transfer in response to a DMA request (REQ-B).
一方が３２ｂｉｔデータバス１０５に、他方が１６ｂｉｔデータバス１０９に接続されている２つの３２バイトのＦＩＦＯとＤＭＡ制御機能を含むＦＩＦＯ制御部を持つＤＭＡ制御付ＦＩＦＯ１０７は、ＤＭＡ要求（ＲＥＱ−Ｂ）により、Ｉ／Ｏデバイス１０８から一方のＦＩＦＯにＤＭＡ転送にてデータを受信する。 - 特許庁 - The information in the stuff bytes has a value different from that of a field keeping a signal, denoting the length of the header placed at the head of the header and is configured in a smaller byte number than that of the header differently from each hierarchy, and placed to the head position of each hierarchy with a prescribed period to configure a frame synchronization pattern.
前記スタッフ・バイト内の情報は、前記ヘッダの先頭に配備されたヘッダ長を示す信号を保持するフィールドとは異なる値が与えられるとともに、前記ヘッダを構成するバイト数よりも小さい値で構成され、また各ハイアラーキに応じて異なる値によって構成され、かつ、各ハイアラーキの先頭位置に所定の周期で配備されてフレーム同期パターンを構成している。 - 特許庁 - A flow from the start to the end of communication between transmitting and receiving terminals is extracted as an object to be measured from packet header information and communication quality of a network including information regarding packet loss, halfway in the network, is estimated based on header information having a sequence number (byte or number) of a packet from time-series information of packet arrival at a reception-side device.
本発明は、パケットヘッダ情報から測定対象となる、送受信端末間での通信の開始から終了までのフローを抽出し、パケットのシーケンス番号（単位はバイトあるいは番号）を有するヘッダ情報をもとに、受信側装置へのパケット到着の時系列的な情報から、ネットワーク途中でのパケット損失に関する情報を含むネットワークの通信品質を推定する。 - 特許庁 - The JWeaver 120 reads a Plan file 130 designating a class and a method of the edition target in starting, reads information designating the weaver 123 to be used in edition of the byte code of the method according to a description of the Plan file 130, and reads a Rule file 127 having information of a set value of the operation parameter for the weaver 123.
このＪＷｅａｖｅｒ１２０は、起動時に編集対象のクラス及びメソッドを指定するＰｌａｎファイル１３０を読み出すと共に、Ｐｌａｎファイル１３０の記述内容に従って当該メソッドのバイトコード編集時に使用すべきウィーバ１２３を指定する情報、及び、ウィーバ１２３に対する動作パラメータの設定値の情報を有するＲｕｌｅファイル１２７を読み出す。 - 特許庁 - A representative point as a base point when a dot sequence showing graphic elements on a mesh where an area for map data is divided into a plurality of areas is represented by relative coordinates using two bytes, on the basis of the left lower corner point of the mesh, and is set on a position of the mesh where the dot sequence can be represented by one byte.
地図データの対象となる領域を複数に分割したメッシュ上の図形要素を表す点列を相対座標で表す場合の基点となる代表点は、メッシュ上の左下隅点に設定された基準点を基点として２バイトで表現される相対座標で表すとともに、１バイトで上記点列を表現することが可能なメッシュ上の位置に設定する。 - 特許庁 - By inserting a required number of '00h' 1-byte data between final code data and a termination marker code of stripe data so as to match a termination position of the stripe data with a break of an output unit, code data can be properly outputted in compliance with the JBIG coding system in the stripe mode as a result without the need for any processing at a host system side.
ストライプデータの終端位置と出力単位の区切りが一致するように、「００ｈ」の１バイトデータを必要な数だけ、ストライプデータの最後の符号データと終端マーカコードとの間に挿入され、その結果、ホストシステム側で何らの処理をしなくとも、適切にストライプモードのＪＢＩＧ符号化方式の符号データを出力することができるという効果を得る。 - 特許庁 - This invention provides the communication method for a communication system where communication devices are connected to a camera via an RS-485 control bus, a first coaxial converter, a video signal transmission cable and a second coaxial converter, and when each coaxial converter superimposes communication data onto the video signal, each coaxial converter superimposes the communication data by one byte per one field onto the video signal.
通信機器が、ＲＳ−４８５のコントロールバス、第１の同軸変換装置、映像信号伝送ケーブルおよび第２の同軸変換装置を介してカメラに接続されている通信システムにおける通信方法であって、各同軸変換装置が通信データを映像信号に重畳する際には、１フィールドにつき１バイト分の通信データを重畳するようにした。 - 特許庁 - An EEPROM controller 7 of this computer system is provided with a parity data generating circuit 72 which calculates parity for data in parity data generation units and a byte counter 73 which counts the parity data generating unit amounts, and which successively stores parity data in each parity data generation unit generated by the parity data generating circuit 72 in plural parity registers 32 in a register group 71.
この計算機システムのＥＥＰＲＯＭコントローラ７は、パリティデータ生成単位のデータに対してパリティを計算するパリティデータ生成回路７２と、パリティデータ生成単位量を計数し、パリティデータ生成回路７２により生成されたパリティデータ生成単位ごとのパリティデータを、レジスタ群７１の中の複数のパリティデータレジスタ３２に順次記憶するバイトカウンタ７３とを具備する。 - 特許庁 - The switching hub 1 to which broadcast data are supplied is provided with a broadcast management section 10 for storing a broadcast management table in which receiving byte number is set per port, measuring a broadcast transmission quantity for each predetermined period, and interrupting the broadcast from a port having a transmission quantity exceeding a set value when the transmission quantity exceeds the set value set in the broadcast management table.
ブロードキャストデータが供給されるスイッチングハブ１において、ポート単位にブロードキャスト受信バイト数を設定したブロードキャスト管理テーブルを格納し、一定周期でブロードキャスト伝送量を測定し、伝送量がブロードキャスト管理テーブルに設定されている設定値を超えている場合に設定値を超えたポートからのブロードキャストを遮断するブロードキャスト管理部１０を備える。 - 特許庁 - An FEC input phase control circuit 120 outputs a signal T1 after predetermined time when each head of blocks constituted by sectioning a data field of the FEC input data by every predetermined byte from the head is detected, generates a signal T2 when the end of the data field is detected and outputs a signal C0 after prescribed from the end of the FEC input data is inputted.
ＦＥＣ入力位相制御回路１２０は、ＦＥＣ入力データのデータフィールドを先頭から所定バイトずつ区切ってなるブロックの各先頭が検出された所定時間後に信号Ｔ１を出力し、該データフィールド終端が検出されると信号Ｔ２を生成し、且つ、ＦＥＣ入力データ終端が入力されてから所定時間後に信号Ｃ０を出力する。 - 特許庁 - An error correction frame including a payload storing the data of low order group signals, a redundant byte storing a redundant code for correcting data error generated in the transmission line, and an overhead storing predetermined control information is generated for every a plurality of low order group signals using a common clock and then they are subjected to time sharing multiplexing.
低次群信号のデータが格納されたペイロード、伝送路中で発生したデータ誤りを訂正するための誤り訂正用の冗長符号が格納された冗長バイト、及び所定の制御情報が格納されたオーバーヘッドを備えた誤り訂正用フレームを、共通のクロックを用いて複数の低次群信号毎にそれぞれ生成し、それらを時分割多重する。 - 特許庁 - The controller is operable to fetch a thirty-two bit word of the received bit-stream, determines whether or not the start code prefix and the start code value are properly aligned within the thirty-two bit word, and determine whether or not the least significant byte of the thirty-two bit word may be part of the start code prefix if not properly aligned within the thirty-two bit word.
該制御器は受取ったビットストリームのうちの３２ビットワードをフェッチし、該３２ビットワード内においてスタートコードプレフィックスとスタートコード値が適切に整合されているか否かを決定し、該３２ビットワード内において適切に整合されていない場合には、該３２ビットワードの最小桁バイトがスタートコードプレフィックスの一部である可能性があるか否かを決定する、べく動作可能である。 - 特許庁 - At a pointer processing section for terminating a pointer byte in the line overhead of a received SDH/SONET frame, AIS-ind information and normal-point information, i.e. indication information having contrary nature, is inputted to a common three stage protective processing section 21 where the number of times of receiving both pieces of information continuously can be counted.
受信したＳＤＨ／ＳＯＮＥＴフレームにおけるラインオーバヘッド内のポインタ・バイトを終端処理するポインタ処理部において、互いに背反な性格を有するインディケーション情報であるＡＩＳ−ｉｎｄ情報とｎｏｒｍａｌ−ｐｏｉｎｔ情報を、共通の３段保護処理部２１入力して、この共通の保護処理部２１により、これら両方の情報の連続受信回数をカウント可能に構成する。 - 特許庁 - In a data processor 1, a transmission data detecting part 10 detects the position where transmission object data in parallel data exists when STM-64 serial data is converted into parallel data by 16 byte and inputted to the transmission data detecting part 10 and a transmission data extracting part 20 converts transmission data based on the detected position and, then, moves processing data forward in each parallel data block.
データ処理装置１は、ＳＴＭ−６４のシリアルデータが１６バイト毎のパラレルデータに変換されて透過データ検出部１０に入力されると、透過データ検出部１０が、パラレルデータ中の透過処理の対象となる透過データが存在する位置を検出し、透過データ抜き取り部２０が、検出された位置に基づいて透過データを変換した後に各パラレルデータブロック内で処理データの前詰めを行う。 - 特許庁 - As a means for speeding up a state judgment process for realizing real-time performing ability required for H1 bytes, H2 bytes that arrive every 125μsec, each module can be equipped with an H1, H2 byte decoder in which state judgment is possible only with reference to estimation results upon a software program through decoding beforehand an estimation condition estimated at the time of performing state transition judgment by a hardware process.
各々のモジュールは、１２５μ秒毎に到着するＨ１バイト、Ｈ２バイトに対して要求されるリアルタイム性を実現するための状態判定処理を高速化する手段として、状態遷移判定の際に評価される評価条件を予めハードウェア処理によってデコードすることにより、ソフトウェアプログラム上は評価結果の参照だけで状態判定可能としたＨ１Ｈ２バイトデコーダを備えることができる。 - 特許庁 - A codec interface unit is configured to have a cable equalizer 6 for detecting a signal inputted from a serial data input unit 4, a cable equalizer 7 for detecting a signal inputted from a clock signal input unit 5, a synchronous bite detection means for detecting synchronous byte from data inputted from the serial data input unit 4, and a control unit 12 provided with determination means for determining the codec interface scheme.
コーデックのインタフェース部を、シリアルデータ入力部４から入力される信号を検出するケーブルイコライザ６と、クロック信号入力部５から入力される信号を検出するケーブルイコライザ７と、シリアルデータ入力部４から入力されたデータ信号から同期バイトを検出する同期バイト検出手段およびコーデックインタフェース方式を判定する判定手段を備える制御部１２とを有して構成する。 - 特許庁 - A study byte Japan economic foundation (2010) on problem with Japanese companies internally and externally toward exploration of emerging economies showed that 55% of the companies answered that they have problem that is associated with securing/fostering manpower in the local country, which is the highest in proportion, followed by 53.4% of the companies that have problem associated with sales/marketing in the local country, and 43.8% of the companies said they have problem that is associated with clarification of business vision/strategy (Figure 3-2-1-24). Now, new measure to solve such problem is required to be taken.
財団法人国際経済交流財団（2010）によると、我が国企業の新興国市場の開拓に向けた社内外の課題としては、「現地における人材育成・確保」が55.0％と最も多く、次いで「現地における販売・マーケティング」が53.4％、「事業ビジョン・戦略の明確化」が43.8％となっており（第3-2-1-24 図）、これらの課題克服に向けた新たな対応が求められる。 - 経済産業省 - Thus, the watch device 1, for which only the font corresponding to the character code of one byte is registered, can receive and display all the data registered while using various kinds of characters on the side of the PC 6.
該(PC)に記憶されている全データが１byteコードでなるデータに変換されて該(WC)からの転送データと比較され(WC)側に存在しない新規・更新データ(ND)が判断され、この(ND)は、１byteコードでのみ構成されたデータの場合はそのまま(WC)に転送記憶され、１byteコード対応のフォント変換テーブルにてフォントパターンに変換されて表示され、また、１byteコード以外のデータを含んで構成された(ND)の場合は、ビットマップデータに変換されて(WC)に転送記憶され、そのまま表示される。 - 特許庁 - A direct access memory device has an instructing means for instructing a transfer method to apply byte transfer or word transfer to the first and last data of data and to apply word transfer to all remaining data when an instruction for data transfer is received, and a transferring means for performing data transfer from a data transfer source to a data transfer destination through direct memory access by a transfer method based on the instruction.
データ転送の指示を受けると、そのデータのうちの最初及び最後のデータはバイト転送又はワード転送を行い、残りのデータはすべてワード転送を行うように転送方式を指示する指示手段と、その指示による転送方式によりデータ転送元からデータ転送先へのダイレクトメモリアクセスによるデータ転送を行う転送手段とを有するダイレクトメモリアクセス装置が提供される。 - 特許庁 - The method includes steps of: requesting the transmission of the MAC hierarchy packet from a physical hierarchy; determining the number of unfilled bytes which are not occupied by an MAC PDU (Protocol Data Unit), in the MAC hierarchy packet; and filling the unfilled portion of the MAC hierarchy packet with at least one fixed pattern included in a predefined pattern set if at least one unfilled byte is present.
物理階層からＭＡＣ階層パケットの送信を要請される過程と、前記ＭＡＣ階層パケットにてＭＡＣ ＰＤＵにより占有されない空いた（ｕｎｆｉｌｌｅｄ）バイトの個数を決定する過程と、少なくとも一つの空いたバイトが存在する場合、予め定義されたパターン集合に含まれた少なくとも一つの固定パターンを前記ＭＡＣ階層パケットの空いた部分（ｕｎｆｉｌｌｅｄ ｐｏｒｔｉｏｎ）に満たす過程とを含む。 - 特許庁 - The method of encoding haptic information on images includes: generating haptic information; generating encoding target data by using the haptic information and header information associated with the haptic information; and generating an encoded image by encoding the encoding target data by using the least significant bit (LSB) of byte data of each of original image pixels.
本発明に係るイメージに触覚情報を符号化する方法は、触覚情報を生成するステップ；前記触覚情報および前記触覚情報と関連するヘッダ情報を用いて符号化対象データを生成するステップ；および原本イメージピクセルそれぞれのバイトデータの最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ：ＬＳＢ）を用いて前記符号化対象データを符号化し、符号化されたイメージを生成するステップとを含む。 - 特許庁 - The position of entry data to the secondary index of a secondary index table 3 indicated by the obtained pointer is shifted by the variant type number to obtain the font image at the position of the pointer to the head byte of the objective variant type font as an objective variant type font.
電子文書中にインデクシングされた対象となる異体字フォントの正字の文字符号値と異体字番号に基づき、正字の文字符号値から正字の文字符号値に対応した二次インデックスへのポインタを取得し、取得したポインタで指示された二次インデックステーブルの二次インデックスへのエントリデータの位置を、異体字番号だけ移動して、対象となる異体字フォントの先頭バイトへのポインタ位置のフォントイメージを、対象となる異体字フォントとして取得する。 - 特許庁 - At least one electro-optical subassembly in which conversion is performed between an electric signal including information and a modulated optical signal corresponding to the electric signal is provided in the housing along with a modular, interchangeable communications protocol processing printed circuit board in the housing for processing the communications signal into a predetermined electrical or optical communications protocol, such as the IEEE 802.3ae 10 G byte BASE LX4 physical layer.
情報を含む電気信号と該電気信号に対応する変調光信号との間で変換を行うための少なくとも１つの電気光学サブアセンブリは、通信信号を処理して、ＩＥＥＥ８０２．３ａｅの１０ギガバイトＢＡＳＥ ＬＸ４物理レイヤなどの所定の電気又は光通信プロトコルにするための、ハウジング内のモジュール式で交換可能な通信プロトコル処理を行うプリント回路基板と共に、該ハウジング内に設けられる。 - 特許庁
