「Cell Block」を含む例文一覧(828)
＜前へ 1 2 .... 7 8 9 10 11 12 13 14 15 16 17 次へ＞- The MONOS type memory cell of the nonvolatile semiconductor memory device includes a tunnel insulating film formed on the active region of a semiconductor substrate, a charge storage film formed continuously on the active region and an element isolation insulating film and having a function of storing electric charges, a block insulating film formed on the charge storage film, and a control gate electrode formed on the block insulating film.
不揮発性半導体記憶装置のＭＯＮＯＳ型メモリセルは、半導体基板の活性領域上に形成されるトンネル絶縁膜と、活性領域上及び素子分離絶縁膜上に連続的に形成される電荷を蓄積する機能を有する電荷蓄積膜と、電荷蓄積膜上に形成されたブロック絶縁膜と、ブロック絶縁膜上に形成されるコントロールゲート電極とを備える。 - 特許庁 - In a TC parallel unit serially connected type ferroelectric memory, a dummy upper electrode 25 which is not connected to another element is disposed in a capacitor of a terminal end of the block in which a block selecting transistor 6 or a plate line is disposed, so that an upper electrode 20 in the capacitor used for the cell is not disposed at an outermost periphery to prevent a deterioration of the ferroelectric capacitor characteristics.
ＴＣ並列ユニット直列接続型強誘電体メモリにおいて、ブロック選択トランジスタ６、又は、プレート線が配置されるメモリセルブロックの終端のキャパシタ内に、他の素子に接続されないダミー上部電極２５を配置し、メモリセルに使用しているキャパシタ内の上部電極２０が最外周にこない様にして、ブロック終端部における、強誘電体キャパシタ特性の劣化を防止する。 - 特許庁 - Ordering 1303 of the likeliness of the occurrence of a failure and weighting of failures are executed in consideration of physical information of a mask pattern in a chip and actual performances of a cell and a functional block, thereby performing highly accurate and efficient failure inspection 1306 and laying out based on an actual failure.
チップ内におけるマスクパターンの物理的な情報、また、セルや機能ブロックの実績を考慮して、故障の起こりやすさの順番づけ１３０３及び故障の重みづけを行ない、実際の故障に基づく高精度かつ高効率の故障検査１３０６やレイアウトを行なう。 - 特許庁 - It is equipped with a core selection means for selection of arbitrary number of cores to perform data writing/erasing, performs writing data to a selected memory cell in a selected core based on a write command, and performs data erase of the selected block in the selected core based on an erase command.
データ書き込み／消去を行うために任意個数のコアを選択するコア選択手段を備え、書込みコマンドに基づいて選択されたコア内の選択されたメモリセルにデータ書き込みを行い、消去コマンドに基づいて選択されたコア内の選択されたブロックのデータ消去を行う。 - 特許庁 - A laminate insulating film constituted by laminating a tunnel insulating layer 11, a charge storage insulating layer 12 and a charge block insulating layer 13 in this order is provided on a semiconductor substrate 10 having a protruded curved surface, and further a control gate electrode 14 is formed to constitute the MONOS type nonvolatile memory cell.
凸状曲面を有する半導体基板１０上に、トンネル絶縁層１１、電荷蓄積絶縁層１２、電荷ブロック絶縁層１３が順次積層されてなる積層絶縁膜を設け、さらに制御ゲート電極１４を形成してＭＯＮＯＳ型不揮発性メモリセルを構成する。 - 特許庁 - To enable highly accurate and effective failure inspection based on an actual failure, and laying out, and contribute to reducing failures such as an initial failure, in consideration of physical information of a mask pattern in the chip of a semiconductor integrated circuit, and actual performances of a cell and a functional block.
半導体集積回路のチップ内におけるマスクパターンの物理的な情報、セルや機能ブロックの実績を考慮し、実際の故障に基づく高精度かつ高効率の故障検査やレイアウトを行なう事を可能として、初期不良などの故障の低減に寄与できるようにする。 - 特許庁 - Further, each character is disposed within the aperture block by disposing the character apertures corresponding to a pattern of each layer of a 2-input AND cell in the same position within each of aperture blocks 302 to 305, and a deflection signal to be input to a character selection deflector may be equal for any layer.
さらに、各キャラクタのアパーチャブロック内への配置を２入力ＡＮＤセルの各レイヤーのパターンに対応するキャラクタアパーチャを、各アパーチャブロック３０２〜３０５内で同じ位置に配置することにより、キャラクタ選択偏向器に入力する偏向信号はどのレイヤーでも同じでよい。 - 特許庁 - When write-in erasing the number of times is increased and a memory cell block in which erase is insufficient for the initial value Vera0 occurs; thereafter, erase start voltage Verast is updated not to Vera0 but to a higher voltage (Vera0+nΔV:(n) is natural number) than this.
書き込み／消去回数が増加して、初期値Ｖｅｒａ０では消去不十分なメモリセルブロックが発生した場合には、その後所定のタイミングで、消去開始電圧ＶｅｒａｓｔをＶｅｒａ０でなく、これよりも大きい電圧（Ｖｅｒａ０＋ｎ・ΔＶ、ただしｎは自然数）に更新する。 - 特許庁 - In the reproducing system for reproducing a video title from the optical disk, a video title set is formed by combination of video, audio, and a sub-video pack, video object units constituting a cell are stored, the video, the audio, and the sub-video pack are arranged being coincident to a boundary of a logic block.
光ディスクからビデオ・タイトルを再生する再生システムにおいては、ビデオ・タイトル・セットは、ビデオ、オーディオ及び副映像パックの組み合わせに係り、セルを構成するビデオ・オブジェクト・ユニットが格納され、ビデオ、オーディオ及び副映像パックが論理ブロックの境界に一致されて配置されている。 - 特許庁 - A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.
メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁 - The number of memory cells connected to a bit line can be decreased by reversing and outputting logic of the stored data in a bit line and in a row block unit, even if an off-leak current of the memory cell is increased, an off-leak current is decreased and the storage capacity can be made larger.
ビット線かつロウブロック単位で記憶データの論理を反転出力させることで、ビット線に接続されるメモリセルの数を少なくすることが可能となり、メモリセル単体のオフリーク電流が増加してもビット線のオフリーク電流を少なくし、記憶容量の大規模化が容易に実現可能となる。 - 特許庁 - A block decision unit 26 decides whether information cells 27a to 27d output from the respective blocks are singular information cells or not to generate logic signals 28a to 28d, and an OR gate 29 sets a singular information detection signal SD to a high level if any is the singular cell.
ブロック判定器２６は各メモリブロックから出力される情報セル２７ａ〜２７ｄが特異情報セルであるか否か判定して論理信号２８ａ〜２８ｄを生成し、何れかが特異情報セルであればオアゲート２９は特異情報検出信号ＳＤをハイレベルにする。 - 特許庁 - Subsequently, in a block forming step, the honeycomb structure 10 in which the n-type thermoelectric material 21 and the p-type thermoelectric material 22 are alternately arranged is cut in a penetration direction and a vertical direction of the cell 11 to form plural blocks 10a in which the surface of the honeycomb structure 10 is smoothened.
続いてブロック形成工程では、ｎ型熱電材料２１とｐ型熱電材料２２が交互に配置されたハニカム構造体１０をセル１１の貫通方向と垂直方向に切断してハニカム構造体１０の表面を平滑にしたブロック１０ａを複数個形成する。 - 特許庁 - The panel support plate includes some cell-shaped shock absorption spaces in a contact part with the inside of the housing of the detector, and the shock absorption spaces and the panel support plate are united into a single body to greatly enhance reliability by preventing the elastic cushioning material block from falling down.
このパネル支持板は、検出器の筐体の内辺との接触部分に幾つものセル形状衝撃吸収空間を含んでおり、衝撃吸収空間及びパネル支持板が一体化され、弾性緩衝材ブロックが落下するという問題が起こらなくなり、信頼性を大幅に高める。 - 特許庁 - In this mask ROM, its overhead is reduced by using a selection transistor being same for two banks, its overhead is reduced by using only one sense amplifier 210 per one block, and the memory cell is divided into plural banks by using word line recorders 220 being of odd numbers and even numbers.
本マスクＲＯＭは、２つのバンクに同一の選択トランジスタを使用してそのオーバヘッドを減少させ、ブロック当たり１つのセンス増幅器２１０だけを使用してそのオーバヘッドを減少させ、そして奇数及び偶数のワードラインデコーダ２２０を使用してメモリセルを複数のバンクに分割する。 - 特許庁 - Upon reception of a line address signal A<m+n:0>, a determination circuit A performs a coincidence comparison operation between its higher-order address signal A<m+n:m+1> and the higher-order address FA<m+n:m+1> of a defective memory cell stored in a fuse latch group A to determine the selection/nonselection of a spare row block A.
判定回路Ａは、外部からの行アドレス信号Ａ＜ｍ＋ｎ：０＞を受けると、その上位アドレス信号Ａ＜ｍ＋ｎ：ｍ＋１＞と、ヒューズラッチ群Ａの記憶する不良メモリセルの上位アドレスＦＡ＜ｍ＋ｎ：ｍ＋１＞との一致比較動作を実行して、スペアロウブロックＡの選択／非選択を判定する。 - 特許庁 - In a semiconductor memory, a transfer gate Mi transmitting column selecting signals CSL[0]-CSL[n] outputted from a column decoder 100 to a memory cell block MCBi is made a conduction state in a non-activation state of a signal given from a WBI pad 40.
半導体記憶装置１０００においては、列デコーダ１００から出力される列選択信号ＣＳＬ［０］〜ＣＳＬ［ｎ］をメモリセルブロックＭＣＢｉに伝達するトランスファーゲートＭ１は、ＷＢＩパッド４０から与えられる信号が非活性状態において導通状態となる。 - 特許庁 - The memory is also provided with a switch control circuit 10 turning off the boosting power source switch SWi corresponding to the other blocks excluding a voltage detecting circuit 9 detecting decline of a voltage level of the power source line 8 and a block in which the memory cell array 1 is selected by an output of this voltage detecting circuit 9.
電源線８の電圧レベル低下を検知する電圧検出回路９と、この電圧検出回路９の出力によりメモリセルアレイ１の選択されているブロックを除き、他のブロックに対応する昇圧電源スイッチＳＷｉをオフにするスイッチ制御回路１０が設けられている。 - 特許庁 - The battery system for a vehicle is provided with a battery block 2 formed by laminating a plurality of battery cells 1 with a terminal face 1A fitting an electrode terminal 13 as the same plane of a terminal plane 2A, and battery state detecting circuits 30 connected with the electrode terminal 13 of each battery cell 1.
車両用のバッテリシステムは、電極端子１３を設けている端子面１Ａを同一面とする端子平面２Ａとして、複数の電池セル１を積層してなる電池ブロック２と、各々の電池セル１の電極端子１３に接続される電池状態検出回路３０とを備える。 - 特許庁 - When a direction along the long side of the subpixel driver cell and a direction orthogonal to the direction of D1 are set to the directions of D1 and D2, respectively, a plurality of subpiexel driver cells are disposed along the direction of D1 and a plurality of subpixel driver cells are disposed along the direction of D2 in the data driver block.
サブピクセルドライバセルの長辺に沿った方向をＤ１方向とし、Ｄ１方向に直交する方向をＤ２方向とした場合に、データドライバブロックでは、Ｄ１方向に沿って複数のサブピクセルドライバセルが配置されると共にＤ２方向に沿って複数のサブピクセルドライバセルが配置される。 - 特許庁 - Since the connection of a memory cell block with the plate line is obtainable without using a contact cBE-M1 between the bottom electrode of the ferroelectric capacitor-plate line metal wiring, a deterioration of the ferroelectric capacitor due to a process damage caused by the formation of the above contact can be eliminated.
プレート線と、メモリセルブロックとの接続を、強誘電体キャパシタの下部電極−プレート線金属配線間のコンタクトｃＢＥ−Ｍ１を用いずに実現出来るため、上記コンタクト形成に起因するプロセスダメージによる強誘電体キャパシタの劣化を無くすることが出来る。 - 特許庁 - N capacitors and N power switches are alternately arranged in the input block 10 and the cell blocks 20, 20, etc., respectively and are connected with each other to form series loops and power switches are connected between the one sides of the capacitors and an input terminal and between the other sides of the capacitors and ground terminals, respectively.
入力ブロック１０とセルブロック２０，２０，．．．には、それぞれＮ個のキャパシタとＮ個のパワースイッチが交互に配置され、直列ループ接続したものに、キャパシタの一方側—入力端子間とキャパシタの他方側—接地端子間にそれぞれパワースイッチが接続されている。 - 特許庁 - A NAND type memory 1 has a tunnel insulation layer 12, a charge storage layer 13, and a charge block layer 14, provided on an upper surface of a semiconductor substrate 11, and a plurality of control gate electrodes 15 and inter-cell insulating films 16 are provided thereupon alternately in a channel-length direction.
ＮＡＮＤ型メモリ１において、半導体基板１１の表面上に、トンネル絶縁層１２、電荷蓄積層１３、電荷ブロック層１４を設け、その上に、チャネル長方向に沿ってそれぞれ複数の制御ゲート電極１５及びセル間絶縁膜１６を交互に設ける。 - 特許庁 - Circuit blocks 22a, 22b, 22c, 22d near the power supply cell 12 arrange components having the most severe timing restrictions and circuit blocks 23a, 23b, 23c, 23d at intermediate position arrange components having intermediate timing restrictions while circuit block 24a at the central part, i.e., at the most distant region arranges components which are generous in timing.
電源供給セル１２に近い回路ブロック２２ａ，２２ｂ，２２ｃ，２２ｄはタイミング制約が最も厳しいものを配置し、中間位置の回路ブロック２３ａ，２３ｂ，２３ｃ，２３ｄはタイミング制約が中程度どのものを配置し、一番遠い領域である中心部の回路ブロック２４ａは、タイミング的に余裕のあるものを配置する。 - 特許庁 - The inside of a case body 2 is sectioned into four blocks via a cross-shaped partition board 6, in which each individual storage capacitor cell 10 is laminated, in a state of being erected in the vertical direction in each block, and held by the partition board 6 and inner side walls of the case body 2 in four directions.
ケース本体２の内部を十字状をなす仕切板６を介して４つのブロックに区画し、各ブロック毎に個々の蓄電体セル１０を鉛直方向に立てた状態で積層し、仕切板６とケース本体２の内側壁とによって４方向で保持する。 - 特許庁 - In amplifier cells whose input output signals are connected in parallel in terms of AC, signal input output terminals of a high output amplifier cell block to which a DC power supply is supplied in parallel and of a low output amplifier cell to which DC power supplies are supplied in series and a matching circuit are interconnected by a connection means consisting of only passive elements without active elements such as switches.
入出力信号について交流的に並列接続された複数の増幅器セルにおいて、並列に直流電源を供給する高出力増幅器セルブロックと、直列に直流電源を供給する低出力増幅器セルブロックの信号入出力端子同士と整合回路をスイッチ等の能動素子を用いない受動素子のみで構成された接続手段により接続する。 - 特許庁 - The nonvolatile semiconductor memory device of this invention has a memory cell array consisting of a plurality of memory blocks in which electrically rewritable memory cells are arranged and performs a pre-program in which thresholds of all the memory cells in a selected memory block are considered as positive before erasing pieces of data about all the memory cells in the selected memory block among the plurality of memory blocks.
本発明の不揮発性半導体記憶装置は、電気的に書き換え可能なメモリセルが配列された複数のメモリブロックでなるメモリセルアレイを有する不揮発性半導体記憶装置であって、前記複数のメモリブロックのうちの選択したメモリブロックにおける全ての前記メモリセルのデータを消去する前に、前記選択したメモリブロックにおける全ての前記メモリセルのしきい値を正とするプリプログラムを行うことを特徴としている。 - 特許庁 - A programmable ROM block 20 provided in the integrated circuit device 10 has a memory cell MC in which a floating gate FG shared in each of gates of a writing/reading transistor 220 and an erasing transistor 230 is a single layer gate structure opposite to a control gate CG consisting of an impurity layer NCU via an insulation layer.
集積回路装置１０に設けられたプログラマブルＲＯＭブロック２０は、書き込み／読み出しトランジスタ２２０及び消去トランジスタ２３０の各ゲートに共用されるフローティングゲートＦＧが、不純物層ＮＣＵより成るコントロールゲートＣＧと絶縁層を介して対向した単層ゲート構造であるメモリセルＭＣを有する。 - 特許庁 - The organic thin-film solar cell comprises a first transparent electrode 18, an electron block layer 20, a bulk-heterojunction photoelectric conversion layer 22, a first transparent inorganic oxide layer 24, a second transparent electrode containing a doped second transparent inorganic oxide layer 26, in this order on a plastic film substrate 12.
プラスチックフィルム基板１２上に、第１の透明電極１８と、電子ブロック層２０と、バルクヘテロ接合型の光電変換層２２と、第１の透明無機酸化物層２４と、ドープされた第２の透明無機酸化物層２６を含む第２の透明電極とをこの順に有する有機薄膜太陽電池。 - 特許庁 - A boosting power source circuit 7 generating drive voltage required for memory operation is provided for each block of the memory cell array 1, and a boosting power source switch SWi holding 'on' at the time of normal memory operation is provided between a power source line 8 connected to an external power source terminal and a power source supply terminal of each boosting power source circuit 7.
メモリセルアレイ１の各ブロック毎に、メモリ動作に必要な駆動電圧を発生する昇圧電源回路７が設けられ、外部電源端子につながる電源線８と各昇圧電源回路７の電源供給端子との間には、通常のメモリ動作時はオンを保つ昇圧電源スイッチＳＷｉが設けられている。 - 特許庁 - To provide an organic photoelectric conversion element (bulk heterojunction-type organic solar cell), having a charge transport layer which has superior block capability, in a low-temperature film forming process, with respect to the recombination of electronsdes generated by light absorption and holes (charge carriers) and having improved energy conversion rate, and to provide a method for manufacturing the element.
光吸収によって発生した電子と正孔（電荷キャリア）の再結合に対し低温製膜プロセスで優れたブロック能を有する電荷輸送層を備え、エネルギー変換効率を向上させた有機光電変換素子（バルクヘテロジャンクション型の有機太陽電池）及びその製造方法を提供する。 - 特許庁 - This biotissue prosthesis package 1 is so formed that the biotissue prosthesis 2 formed by attaching a cell to the biotissue prosthesis material comprising a porous body block is disposed in a vessel 3 and the biotissue prosthesis 2 is fixed to the vessel 3 by gel type gelatin 4 partially covering the biotissue prosthesis 2.
容器３内に、多孔体ブロックからなる生体組織補填材に細胞を付着させてなる生体組織補填体２を配置し、該生体組織補填体２を部分的に被覆するゲル状のゼラチン４によって、前記容器３に対して前記生体組織補填体２を固定してなる生体組織補填体パッケージ１を提供する。 - 特許庁 - An organic thin-film solar cell 10 has, on a support 12, a first electrode 17 configured to include a conductive mesh 14 and a conductive polymer layer 16, an electron block layer 18 made of an inorganic material, a bulk-heterojunction photoelectric conversion layer 22, and a counter electrode (second electrode) 24 in this order.
支持体１２上に、導電メッシュ１４と導電性ポリマー層１６を含んで構成される第１の電極１７と、無機材料からなる電子ブロック層１８と、バルクヘテロ型の光電変換層２２と、対向電極（第２の電極）２４と、をこの順に有する有機薄膜太陽電池１０である。 - 特許庁 - To provide a new separator wherein performance such as thermal conductivity and strength is improved as a result by improving a mold-release characteristic with a die and equalizing a raw material filled in the die when manufacturing a separator for a fuel cell by applying a vibration forming method mainly performed in a technical field of a concrete block.
燃料電池のセパレータの製造に際して、主にコンクリートブロックの技術分野で行われている振動成形の手法を応用することにより、金型との離型性を向上させ、また型に充填した原材料を均一化し、結果として熱伝導性、強度等の性能を高めた新規なセパレータを得ること。 - 特許庁 - This method comprises a block manufacturing process for manufacturing two solar cell blocks 6 each of which is constructed of a substrate 1 and a photoelectric conversion device 5 provided on one surface thereof by laminating and forming a first electrode 2, a photoelectric conversion layer 3 consisting of an organic semiconductor, and a second electrode 4 on the one surface of the substrate 1 in this order.
基板１の片面に第一電極２、有機半導体にて構成される光電変換層３、第二電極４をこの順に積層成形することで基板１とその片面に設けられた光電変換素子５とで構成される二つの太陽電池ブロック６を作製するブロック作製工程を含む。 - 特許庁 - This device comprises a fixing jig 20 detachably fixing a measuring cell 12 on a surface of an electric power cable 11, which is provided with a film-like piezoelectric device 13, a detecting electrode 14 placed on a face of the device 13, and a buffer block 15 placed on the other face of the device 13.
フィルム状の圧電素子１３と、圧電素子１３の一方の面上に設けられた検出電極１４と、圧電素子１３の他方の面上に設けられた緩衝ブロック１５を備えた測定用セル１２を、電力ケーブル１１の表面上に着脱可能に固定する固定治具２０を備えている。 - 特許庁 - The memory cell transistor MTr includes: a charge storage layer 23 provided above a P-type semiconductor substrate 10 and storing the electric charge: a semiconductor layer 25 formed on a top surface of the charge storage layer 23 via a block insulating layer 24; and a silicide layer 26 provided on the upper surface of the semiconductor layer 25.
メモリセルトランジスタＭＴｒは、Ｐ型半導体基板１０の上方に形成され且つ電荷を蓄積する電荷蓄積層２３と、電荷蓄積層２３の上方にブロック絶縁層２４を介して形成された半導体層２５と、半導体層２５の上面に形成されたシリサイド層２６とを備える。 - 特許庁 - The promotor of the HIF-1α factor together with the firmly connected promotor of the gene driven by a transcription gene expressed by the same in the downstream of ≥40 can block the molecular route of cell oxygen shortage reaction in a glucolysis system or an immunogenic inflammation reaction and/or an angiogenesis reaction in a long time.
HIF-1α因子のプロモ−タ−（Promoter）あるいはその表現する転写因子に駆動される４０以上の下流の遺伝子のプロモ−タ−（Promoter）としっかりに結び付けられて，長い時間に細胞の解糖系/あるいは免疫炎症反応と/あるいは血管発生反応の細胞酸欠反応の分子のルートが封鎖できる。 - 特許庁 - The nonvolatile semiconductor storage device having a plurality of NAND strings, wherein each of the NAND strings comprises: a memory cell block to which a plurality of nonvolatile memory cells are serially connected; a first selection gate transistor connected to a data transfer line contact; and a second selection gate transistor connected to a source line contact.
複数のＮＡＮＤストリングを有する不揮発性半導体記憶装置であって、ＮＡＮＤストリングの各々は複数の不揮発性メモリセルが直列に接続されたメモリセルブロックとデータ転送線コンタクトに接続された第１の選択ゲートトランジスタとソース線コンタクトに接続された第２の選択ゲートトランジスタとを具備する。 - 特許庁 - An adhesive with low adhesion is applied in a linear fashion per block arranged at a specified pitch, on the flat area of the plastic foam sheet with numerous formed closed cell air chambers, obtained by laminating a cap film having numerous recessed parts formed of a plastic film by vacuum molding and a flat back film together at the bottom area of a cap.
プラスチックフィルムの真空成形により多数の凹みを形成したキャップフィルムと、平坦なバックフィルムとをキャップの底面で貼り合わせて、密閉された空気室を多数設けてなるプラスチック気泡シートの平坦な面に、所定のピッチで配置したブロックごとに弱粘着性の粘着剤を線状に塗布する。 - 特許庁 - In the capacitor element, the capacitance of the capacitor per unit area of the capacitor element is increased and the area of the capacitor element is reduced by setting a polycrystalline silicon film 2 of a gate electrode of a peripheral transistor to be an intermediate electrode and setting a gate insulating film 1 and a block insulating film 10 of a memory cell transistor to be capacitor insulating films.
キャパシタ素子において、周辺トランジスタのゲート電極の多結晶シリコン膜２を中間電極とし、ゲート絶縁膜１とメモリセルトランジスタのブロック絶縁膜１０の両方をキャパシタ絶縁膜とすることにより、キャパシタ素子の単位面積当たりのキャパシタ容量を増加させキャパシタ素子の面積を低減している。 - 特許庁 - The semiconductor memory apparatus includes a storage unit that stores write data or read data output from a memory cell block and outputs read data according to an output control signal, and a control unit that generates the output control signal at different timings according to whether a write training signal is activated.
本発明は、ライトデータ又はメモリセルブロックから出力されるリードデータを保存した後、出力制御信号によって出力する保存手段と、ライトトレーニング信号が活性化したか否かにより、前記出力制御信号を互いに異なるタイミングで発生させる制御手段とを備えることを特徴とする。 - 特許庁 - Furthermore, this is provided with a gas diffusion electrode layer 5 to generate electricity, by using the cathode gas supplied from the cathode gas flow passage 12, a drainage course to communicate the down stream end 16d neighborhood of the supply gas flow passage 16 and the fuel cell 1 outside, and a porous body 10 arranged so as to block a course cross-section of the drainage course.
また、カソードガス流路１２から供給されたカソードガスを用いて発電を行うガス拡散電極層５と、供給ガス流路１６の下流端１６ｄ近傍と、燃料電池１外部とを連通する排水経路と、排水経路の経路断面を閉塞するように配置した多孔質体１０と、を備える。 - 特許庁 - In a sample chamber 1, pipes 7, 8 are arranged not only to a cell block 3 but also to an open air cutting-off lid 5 and the transmission of heat to a sample to be measured is enhanced by circulating a circulating medium controlled to predetermined temperature through the pipes 7, 8 and the radiation of heat from the sample to be measured can be minimized.
試料室１において、セルブロック３のみならず外気遮断用蓋５にもパイプ７、８を配管し、パイプ７、８内に所定の温度で制御された循環用媒体を循環させることにより、被測定試料への熱伝達を向上させ、被測定試料からの熱放射を最小限にすることができる。 - 特許庁 - The battery pack is provided with a first battery module containing first unit battery cells laminated and arrayed in a first direction, a second battery module containing second unit battery cells laminated and arrayed in the first direction, and arranged in adjacency to the first battery module, and at least a supporting block contacting with the first battery module and the second battery module, and arranged in a space between each first unit battery cell and second unit battery cell.
第１方向に積層されて配列される第１単位電池セルを含む第１バッテリ・モジュールと、前記第１方向に積層されて配列される第２単位電池セルを含み、前記第１バッテリ・モジュールに隣接して配される第２バッテリ・モジュールと、前記第１バッテリ・モジュール及び前記第２バッテリ・モジュールと接触し、前記第１単位電池セルと前記第２単位電池セルとの間の空間に配される少なくとも１つの支持ブロックと、を具備するバッテリ・パック。 - 特許庁 - The recyclable composite material for clothing is constituted by lamainating a stretchable thin fabric, which contains polyolefinic fibers as a main component, to at least the single surface of elastic foam, which has a closed-cell structure molded from a thermoplastic elastomer comprising a styrenic or olefinic block copolymer, through an adhesive containing the same component as the thermoplastic elastomer.
スチレン系又はオレフィン系ブロック共重合体の熱可塑性エラストマーから成形した独立気泡構造を有する弾性発泡体の少なくとも片面に、前記熱可塑性エラストマーと同じ成分の接着剤を介してポリオレフィン系繊維を主成分として含む伸縮性薄布を貼着してなるリサイクル可能な衣料用複合材料である。 - 特許庁 - The solid polymer electrolyte membrane for fuel cell is composed of a hydrophilic segment containing a sulfonic acid group and a hydrophobic segment not containing the sulfonic acid group, and is composed of a block co-polymer having a relation of Tg1>Tg2 between a glass transition temperature (Tg1) of the hydrophobic segment and a glass transition temperature (Tg2) of the hydrophilic segment.
スルホン酸基を含有する親水性セグメントとスルホン酸基を含有しない疎水性セグメントからなり、疎水性セグメントのガラス転移温度（Ｔｇ１）と親水性セグメントのガラス転移温度Ｔｇ２の関係がＴｇ１＞Ｔｇ２にあるブロック共重合体からなることを特徴とする燃料電池用の固体高分子電解質を用いる。 - 特許庁 - The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.
基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁 - A controller 2 switches a flow passage of the off-gas from the branch pipe 14a to the other branch pipe 14b by the selector valve 14A, when a hydrogen concentration in the off-gas detected by the upstream hydrogen sensor 15a exceeds a prescribed concentration in an operation of a fuel cell 10, so as to block flow of the off-gas to the downstream hydrogen sensor 15b.
制御装置２は、燃料電池１０の作動時に上流側水素センサ１５ａにより検出されるオフガス中の水素の濃度が所定濃度を超える場合に、切替弁１４Ａによって、オフガスの流通路を一方の分岐配管１４ａから他方の分岐配管１４ｂへと切り替え、下流側水素センサ１５ｂへのオフガスの流通を遮断する。 - 特許庁 - The large capacity multi-port cache memory having random access band width, to which parallel access from plural ports are enabled and suitable for use for the most advanced microprocessor with low probability of the erroneous cache is easily provided since the multi-port cache memory is formed by using one port cell block suitable for capacity increase as the component.
本発明のマルチポートキャッシュメモリは、大容量化に適した１ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
