「Cell Block」を含む例文一覧(828)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞- BLOCK-SHAPED SUPPORT BODY FOR CELL TECHNOLOGY AND MANUFACTURING METHOD THEREFOR
ブロック状細胞工学用支持体及びその製造方法 - 特許庁 - NONVOLATILE MAGNETIC MEMORY CELL AND STORAGE CIRCUIT BLOCK EMPLOYING THE SAME
不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック - 特許庁 - A first detection unit 41 detects a block including a defective cell as a congenital defective block.
第１検出部４１は、不良セルを含むブロックを先天性不良ブロックとして検出する。 - 特許庁 - The memory structure has a contact block (1), and cell blocks (2-9) adjacent to the contact block (1).
メモリ構造物は、接続区画（１）と、該接続区画（１）に隣接するセル区画（２〜９）とを有する。 - 特許庁 - In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C and a block (3) 22 D.
半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁 - In a semiconductor device 1, a memory cell array is divided into a block (0) 22A, a block (1) 22B, a block (2) 22C and a block (3) 22D.
半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁 - In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, a block (3) 22D.
半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁 - In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, and a block (3) 22D.
半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁 - The sub-block erase verify read is executed (S4) after the sub-block erase (S2) for erasing a part of a memory cell block is executed.
メモリセルブロックの一部を消去するサブブロック消去（Ｓ２）が実行された後、サブブロック消去ベリファイリードが実行される（Ｓ４）。 - 特許庁 - The block selecting circuit uses the first memory cell block except for the one used for substitution as a normal memory cell block.
前記ブロック選択回路は前記第１メモリセルブロックのうち前記代替されたメモリセルブロックを除いた第１メモリセルブロックが正常のメモリセルブロックとして使用されるようにする。 - 特許庁 - A memory cell array block 202 outputs a data signal of a memory cell through an I/O line 216.
メモリセルアレイブロック２０２は、メモリセルのデータ信号をＩ／Ｏライン２１６を介して出力する。 - 特許庁 - A write digit line WDL is divided for each memory cell line independently for each memory cell block.
ライトディジット線ＷＤＬは、各メモリセルブロックごとに独立に、各メモリセル行ごとに分割される。 - 特許庁 - A flow cell 2 is accommodated in a temperature control block 6 for a sample.
フローセル２は試料用温調ブロック６に収容されている。 - 特許庁 - An erasure circuit erases data of the memory cell array in a block unit.
消去回路は、メモリセルアレイのデータをブロック単位に消去する。 - 特許庁 - The memory cells form a memory cell block as a unit of data erasure, and memory cells connected to the respective word lines in the memory cell block form a page.
メモリセルは、データ消去の単位となるメモリセルブロックを成し、メモリセルブロックにおいて各ワード線に接続されたメモリセルがページを成す。 - 特許庁 - An OAM cell processing block 5 receives OAM cells, an SOC signal denoting a head cell of the OAM cells and a faulty port number from a switch block 4.
複数の入力ポートに入力されるＯＡＭセルを、その到来ポート番号と共に、特定の出力ポートに出力する。 - 特許庁 - The access controller controls each memory block to operate in a single cell mode or a twin cell mode according to cell mode information of a mode setting part.
アクセス制御部は、モード設定部のセルモード情報に応じて、各メモリブロックをシングルセルモードまたはツインセルモードで動作させる。 - 特許庁 - A data input buffer 13 and block B1 inverters TF1, TF2 of the block B1 are functioned as a buffer for write-in in a memory cell S of a block B2 of a block B2 and data is written.
ブロックＢ２のメモリセルＳにはデータ入力バッファ１３とブロックＢ１のインバータＴＦ１，ＴＦ２とが書き込み用バッファとして機能してデータが書き込まれる。 - 特許庁 - A heating value in each cell block is calculated based on internal resistance and charge current, and each difference between heating value in each cell block and that in a cell block in a temperature measuring position is calculated.
内部抵抗および充電電流に基づき各セルブロックにおける発熱量が算出され、各セルブロックにおける発熱量と、温度測定位置のセルブロックにおける発熱量との差分がそれぞれ算出される。 - 特許庁 - BLOCK COPOLYMER, ORGANIC THIN FILM, PHOTOELECTRIC CONVERSION ELEMENT, AND SOLAR CELL
ブロック共重合体、有機薄膜、光電変換素子及び太陽電池 - 特許庁 - Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.
これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁 - To constitute a capacity cell without increasing the area of a circuit block.
回路ブロックの面積を増大しないで容量セルを構成すること。 - 特許庁 - CATHODE BLOCK FOR ALUMINUM ELECTROLYSIS CELL WITH WEAR DETECTION MECHANISM
消耗検出機構を備えるアルミニウム電解槽のための陰極ブロック - 特許庁 - Thereafter, in a step S12 cell arrangement is carried out in each block, and in a step S14 the position of the block pin is modified to an optimum position in response to the position of the cell connected to the block pin out of the cells arranged in each block.
その後、ステップＳ１３で、各ブロック内のセル配置を実行し、ステップＳ１４で、各ブロック内に配置されたセルのうちのブロックピンに接続されるセルの位置に対応して該ブロックピンの位置を最適位置に変更する。 - 特許庁 - Respective plate groups comprising a cell are connected in series in the mono-block bath 1 by means of cell connectors 9.
セルを構成する各極板群は、モノブロック電槽１内でセル間接続体９で直列接続する。 - 特許庁 - A plurality of the modulation units (153) existing within the same cell block are not formed as the cell patterns which are the same as each other.
同一セルブロック内に存在する複数の変調単位（１５３）は相互に同じセルパターンとしない。 - 特許庁 - By classifying a plurality of cells constituting the fuel cell 11 into cell block units each comprising a predetermined number of cells, the voltage detector 17 is used for detecting the respective cell voltage of the cells included in each cell block unit on a cell block unit basis, and outputs the lowest value of the cell voltages to the control device 15.
セル電圧検出器１７は、燃料電池１１を構成する複数の燃料電池セルを所定数の燃料電池セルからなるセルブロック単位に分類し、各セルブロック単位毎に、各セルブロック単位に含まれる燃料電池セルの各セル電圧を検出し、セル電圧の最低値を制御装置１５へ出力する。 - 特許庁 - A memory cell array block in the memory apparatus which is divided basing a twist bitline as reference is addressed in a block address.
ツイストビットラインを基準に分けられるメモリ装置内のメモリセルアレイブロックがブロックアドレスによりアドレッシングされる。 - 特許庁 - The first decoder 16 selects any of memory cell blocks, the second decoder 18 selects any of memory cell strings in the memory cell block.
第１デコーダ１６は、メモリセルブロックのいずれかを選択し、第２デコーダ１８は、メモリセルブロック内のメモリセル列のいずれかを選択する。 - 特許庁 - Common word lines WL1 to WL4 are connected to the memory cells of the strings of the data memory cell block 1 and the reference memory cell block 2.
データメモリセルブロック１の各ストリングのメモリセルと参照メモリセルブロック２の各ストリングのメモリセルには共通のワード線ＷＬ１〜ＷＬ４を接続する。 - 特許庁 - Size of the memory cell block erased in accordance with word line bias voltage is decided.
ワードラインバイアス電圧に応じて消去されるメモリセルブロックのサイズが決まる。 - 特許庁 - An extension cell is defined larger than the individual cells (block 403).
拡張セルは個別セルの各々よりも大きく定義される（ブロック４０３）。 - 特許庁 - SORTING BLOCK FOR PHOTOMETRIC INSTRUMENT FOR FLUID CELL FOR SORTING, AND LIQUID COLLECTING DEVICE
ソート用流動細胞測光計用ソートブロック及び液体収集装置 - 特許庁 - The first writing load circuit and the second writing load circuit simultaneously perform writing to a memory cell in the first block and a memory cell in the second block, respectively.
第１書き込み負荷回路及び第２書き込み負荷回路は、第１ブロック内のメモリセル及び第２ブロック内のメモリセルにそれぞれ同時に書き込みを行う。 - 特許庁 - In each block B, prescribed information is associated with each cell, and a mark is attached to the cell with which information shown by the block B is associated.
各ブロックＢには、個々のセルに所定の情報が対応づけられており、そのブロックＢで示すべき情報の対応づけられたセルにマークが付けられる。 - 特許庁 - MEMORY CELL, STORAGE CIRCUIT BLOCK, DATA WRITE METHOD AND DATA READ METHOD
メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 - 特許庁 - This semiconductor device is provided with a memory cell block and a sense amplifier band.
本発明による半導体装置は、メモリセルブロックと、センスアンプ帯とを備える。 - 特許庁 - This circuit is provided with a memory cell block, a first decoder 16, and a second decoder 18.
メモリセルブロックと、第１デコーダ１６と、第２デコーダ１８とを備えている。 - 特許庁 - When the update condition of the internal resistance is satisfied, internal resistance of each cell block is calculated based on charge current and voltage of each cell block.
内部抵抗の更新条件を満足している場合には、充電電流および各セルブロックの電圧に基づき、各セルブロックの内部抵抗が算出される。 - 特許庁 - In a circuit block, a cell protective circuit is covered with a second resin.
回路ブロックは、セルの保護回路を第２の樹脂により被覆したものである。 - 特許庁 - The cell block 12 retains each battery cell 56 between the upper cell case 52 and the lower cell case 53 and the partition 54 or between adjacent partitions 54.
また、セルブロック１２は、各電池セル５６を上セルケース５２及び下セルケース５３と仕切板５４との間、又は隣接する仕切板５４間にて保持するようにした。 - 特許庁 - The memory cell block has plural memory cell strings in which memory cells are arranged in the one direction and a redundant memory cell string for relieving defects of these memory cell strings.
メモリセルブロックは、メモリセルが一方向に配置された複数のメモリセル列およびこれ等メモリセル列の不良を救済するための冗長メモリセル列を有している。 - 特許庁 - A test cell reception section 12 detects a function block not normally sending the test cell as a fault location.
試験セル受信部１２は、試験セルを正常に送信しなかった機能ブロックを故障箇所として検出する。 - 特許庁 - BLOCK COPOLYMER, ELECTROLYTE MEMBRANE FOR FUEL CELL, MEMBRANE-ELECTRODE ASSEMBLY, AND SOLID POLYMER TYPE FUEL CELL
ブロック共重合体、燃料電池用電解質膜、膜電極接合体及び固体高分子形燃料電池 - 特許庁 - Furthermore, an ATM cell number generated by the AAL1-SAR function block is counted by a cell counter 104.
更にＡＡＬ１−ＳＡＲ機能ブロックにより生成されたＡＴＭセル数をセルカウンタ１０４によってカウントする。 - 特許庁 - At the first booting of the flash memory, a defective block mapping table stored in a predetermined block in a memory cell array is stored in a defective block mapping register part.
フラッシュメモリの最初ブーティング時、メモリセルアレイ部の所定のブロックに貯蔵された不良ブロックマッピングテーブルは、不良ブロックマッピングレジスター部に貯蔵される。 - 特許庁 - The contact block (1) is located in the center, the cell blocks (2-9) abut on the four sides of the contact block (1), respectively, and the cell blocks (2-9) are arranged annularly around the contact block (1).
接続区画（１）は中央に配置され、接続区画（１）の４個の側辺のそれぞれにセル区画（２〜９）が接し、セル区画（２〜９）は、接続区画（１）の周りに閉じたリング状に配置されている。 - 特許庁 - MEMORY CELL, STORAGE CIRCUIT BLOCK, DATA WRITE-IN METHOD, AND DATA READ-OUT METHOD
メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 - 特許庁 - An access operation to a memory cell whose address is specified is executed for each sub block.
アドレス指定されたメモリセルへのアクセス動作は、サブブロックごとに実行される。 - 特許庁 - At a P3, the last row of the memory cell block is selected to inspect the memory cells.
Ｐ３ではメモリサブブロックの最後の行が選択されてメモリセルが検査される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
