「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 96 97 98 99 100 101 102 103 104 .... 274 275 次へ＞- To avoid any malfunction of an inspection program by transferring the inspection program to a volatile memory of an electric power steering control device.
電動パワーステアリング制御装置の揮発性メモリに検査プログラムを転送することにより、検査プログラムの誤作動を回避する。 - 特許庁 - To control the apertures of a shutter and a stop with a simple constitution, even if an electrification contraction member of shape memory alloy, etc., is used.
形状記憶合金などの通電収縮部材を使用しても簡単な構成でシャッタや絞りの開口を制御すること。 - 特許庁 - A crossbar switch part 24 connects the computing part and the memory control circuit together, and the connection form is defined according to the configuration information.
クロスバスイッチ部（２４）は演算部とメモリ制御回路とを接続し、接続形態が構成情報に基づいて定義される。 - 特許庁 - The control circuit selects a data signal line which is to be activated in the memory areas, in synchronization with the first clock signal.
制御回路は、複数のメモリ領域においてアクティブとなるデータ信号線を、第１クロック信号に同期して選択する。 - 特許庁 - The control device 14 comprises a theft preventive function 78 for identifying the identity of the device 16A held in the memory.
制御装置１４が、メモリ６８の中に保持された装置１６Ａの同一性を識別する盗難防止機能７８を含む。 - 特許庁 - The vehicle navigation device comprises a memory means for storing map data, a driving state detecting means, and a control means.
車載用ナビゲーション装置は、地図データを格納したメモリ手段と、走行状態検出手段と、制御手段とを有する。 - 特許庁 - The control part 6 reads character information corresponding to the state of the operating part 4 from the memory 7, and outputs the character information to a display part 1.
制御部６は操作部４の状態に対応する文字情報をメモリ部７から読み出し、表示部１へ出力する。 - 特許庁 - the control part finishes operation of the dust collecting part when the obstacle position information stored in the memory formes a closed curve.
制御部は、記憶装置に格納された障害物位置情報が閉曲線を成すとき、吸塵部の動作を終了させる。 - 特許庁 - To make it possible to recover the defect caused by a short-circuit failure of a control gate and a source or a drain over aging in a nonvolatile semiconductor memory.
不揮発性メモリにおけるコントロールゲートとソース又はドレインとの経時的なショート不良による救済を可能にする。 - 特許庁 - The remote control management unit 1 has communication interfaces 13 and 14 that output the operation information stored in the memory 122 externally.
リモコン管理装置１は、メモリ１２２に蓄積した操作履歴情報を外部に出力する通信インターフェース１３，１４を有する。 - 特許庁 - The photographed image stored in the image memory 2 is displayed on a projection plane by a display section 4 through a display control section 3.
この画像メモリ２に記憶された撮影画像が、表示制御部３を介して表示部４により投影面に表示される。 - 特許庁 - The printer 3 comprises memory units 34A, 34B, a printing part 33, an operation input part 32, a display part 31, and a control part 30.
プリンタ３は、記憶部３４Ａ、３４Ｂ、プリント処理部３３、操作入力部３２、表示部３１、制御部３０を備える。 - 特許庁 - A memory part 16 and a clock generation part 330 are shared by the control circuits 310 and 320 of the respective endless phase shifters 210 and 220.
メモリ部１６とクロック発生部３３０を各無限移相器２１０、２２０の制御回路３１０、３２０で共用する。 - 特許庁 - To provide a semiconductor memory in which the dispersion of opera tion timing of data input/output signal caused by skewness of a control signal can be prevented.
制御信号のスキューによるデータ入出力信号の動作タイミングのバラツキを防止できる半導体メモリを提供する。 - 特許庁 - A main control part 7 determines the display direction of the display part 6 by referring to the table stored in a memory 5.
主制御部７は、メモリ５に記憶されているテーブルを参照し、表示部６で表示すべき表示方向を決定する。 - 特許庁 - In the semiconductor relay, a first signal and a second signal applied from an external control device are inputted to a nonvolatile memory part 5.
外部の制御装置から供給される第一の信号と第二の信号とが不揮発性メモリ部５に入力される。 - 特許庁 - The memory chip 41 is electrically connected to a male terminal 51 on a substrate 50 of the internal combustion engine control device so as to be freely attached and detached.
メモリチップ４１は内燃機関制御装置の基板５０上の雄端子５１に脱着自在に電気的に接続している。 - 特許庁 - When the completion notification is issued from all the memory control parts, the processor 11 is notified of the completion of the data transfer processing.
全てのメモリ制御部から完了通知が発行された場合、データ転送処理の完了がプロセッサ１１に通知される。 - 特許庁 - To provide a semiconductor memory device hardly causing malfunction even when there is a leak current in a bit line, and to provide a timing control method thereof.
ビット線にリーク電流があっても誤動作が生じにくい半導体記憶装置及びその制御方法を提供する。 - 特許庁 - A detection means 33 detects whether or not the updated value written by the control means 31 to the memory means 32 reaches a prescribed value.
検出手段３３は制御手段３１が記憶手段３２に書き込む更新値が所定値に達したのを検出する。 - 特許庁 - When receiving an ending designation command, a microcomputer 100 for performance control determines whether memory counts reserved are zero nor not.
演出制御用マイクロコンピュータ１００は、エンディング指定コマンドを受信すると、保留記憶数が０であるか否かを判定する。 - 特許庁 - The head unit includes a head which ejects a liquid, a control IC which controls the head to eject the liquid, and a memory IC.
ヘッドユニットは、液体を吐出するヘッドと、液体を吐出させるべくヘッドを制御する制御ＩＣと、メモリＩＣとを有する。 - 特許庁 - Digital data recorded on an optical disk 2 are read out and written into a memory 22, then the reproduction is carried out while performing the read-out control.
光ディスク２に記録されたディジタルデータを読み取ってメモリ２２に対して書き込み、読み出し制御しながら再生する。 - 特許庁 - The surveillance control apparatus 20 then stores the shot image into an image memory 24 and outputs it to a projector 30.
そして、監視制御装置２０は、撮影された画像を画像メモリ２４に記憶させると共に、投射装置３０に出力する。 - 特許庁 - The pictures P1, B1, B0 of coding objects are retained in an input image memory 101, which are read out by instructions from a control unit 106.
符号化対象ピクチャP1,B1,B0は、入力画像メモリ１０１に保持されており、制御器１０６の指示により読み出される。 - 特許庁 - The receiver 10 has a memory section 16 for storing the group of in vivo images captured by the imaging section 4 and a control section 18.
受信装置１０は、撮像部４が撮像した体内画像群を記憶する記憶部１６と、制御部１８とを有する。 - 特許庁 - In the patch measuring instrument 27, a data memory part 271 stores printed matter image data including the control strip on printed matter.
パッチ測定装置２７において、データ格納部２７１は、印刷物上のコントロールストリップを含む印刷物画像データを格納する。 - 特許庁 - In a reproducing mode, the control means 6 reads out a recording position of memory related to additional information to an addition information storing section 10.
再生モードでは制御手段６は付加情報記憶部１０に付加情報と関連づけた記憶の記録位置を読み出す。 - 特許庁 - MEMORY ACCESS CONTROL METHOD FOR PARALLEL COMPUTER SYSTEM AND ARITHMETIC PROCESSOR INTERNAL NETWORK UNIT FOR REALIZING THE METHOD
並列計算機システムにおけるメモリアクセス制御方式およびその方式を実現するための演算処理装置内ネットワークユニット - 特許庁 - A logic control circuit 107 reads out an image data from an external memory 108 and converts it into a 2-bit data through an encoder 205.
論理制御回路１０７は、外部メモリ１０８から画像データを読み出して２ビットのデータに、エンコーダ２０５により変換する。 - 特許庁 - Moreover, the control unit 21 updates the photographing function history information of the memory on the basis of the designated photographing function, after the photographing.
また、制御部２１は、撮影の後、指定された撮影機能に基づいてメモリの撮影機能履歴情報を更新する。 - 特許庁 - The local memory 14 executes the writing or reading of the data based on the data and the control signal inputted to the access port.
ローカルメモリ14ではアクセスポートに入力されたデータおよび制御信号に基づいてデータの書き込みまたは読み出しを実行する。 - 特許庁 - To provide a semiconductor memory having a sense amplifier control device with which the sensitivity of a sense amplifier can be improved.
感知増幅器の感度を向上させることのできる感知増幅器制御装置を有する半導体メモリー装置を提供する。 - 特許庁 - ARTICLE PAYMENT SYSTEM, ARTICLE PAYMENT DEVICE, ARTICLE PAYMENT INSTRUCTING DEVICE, AND THEIR CONTROL METHOD AND COMPUTER-READABLE MEMORY
商品代金決済システム、商品代金決済装置、商品代金決済指示装置及びそれらの制御方法、コンピュータ可読メモリ - 特許庁 - A received data signal DVR obtained by a transmit-receive processing section 42 by communicating with a memory label is supplied to a control section 50.
メモリラベルと通信を行って送受信処理部４２で得られた受信データ信号ＤＶＲを制御部５０に供給する。 - 特許庁 - To provide a storage control unit that partitions and allocates a virtual memory space to a plurality of concurrently operating functions.
本発明の記憶制御装置は、同時に動作する複数の機能毎にそれぞれ仮想メモリの領域を分割して割り当てる。 - 特許庁 - Also, a control part 30 executes intensive refresh for a memory cell array 15 by assert of a refresh instruction signal/SREF.
また、制御部３０は、リフレッシュ指示信号／ＳＲＥＦのアサートによってメモリアレイ１５に対して集中リフレッシュを実行する。 - 特許庁 - To perform exclusive control to a shared memory area while eliminating unnecessary interruption processing to each of a plurality of CPUs.
複数のＣＰＵそれぞれへの不要な割り込み処理を排除するとともに共有メモリ領域への排他制御を行う。 - 特許庁 - To provide a game machine that can efficiently inspect the condition of a program memory provided in a control means.
制御手段に設けられたグログラムメモリの状態を効率よく検査することのできる遊技機を提供することを目的とする。 - 特許庁 - A discriminator 30 and a switching selector 40 select a memory core being an object of access control, based on data of the flag cells FC.
判定器３０及び切替えセレクタ４０は、フラグセルＦＣのデータに基づいて、アクセス制御の対象となるメモリコアを選択する。 - 特許庁 - Further, image data address stored in an MEM 8 is changed in a memory access control section 78 to destroy the image data.
また、ＭＥＭ８に蓄積された画像データのアドレスをメモリアクセス制御部７８にて変更し、画像データを破壊するよう制御する。 - 特許庁 - A file processing control section 16 requests that a file transfer section 25 transfers a file from an auxiliary storage device 4 to memory 3.
ファイル処理制御部１６は、ファイル転送部２５に対し、補助記憶装置４からメモリ３へのファイル転送を要求する。 - 特許庁 - Ten VCO control input voltages V_CNT acquired for each of the frequency points are stored in a memory 12.
これらの周波数ポイントそれぞれについて得られた１０個のＶＣＯ制御入力電圧Ｖ_ＣＮＴは、メモリ１２に記憶される。 - 特許庁 - The threshold voltage of the memory transistor is controlled through injecting the charges generated by an avalanche breakdown into the control gate CG.
メモリトランジスタは、アバランシェブレークダウンにより発生した電荷の制御ゲートＣＧへの注入によってしきい値電圧が制御される。 - 特許庁 - This on-vehicle navigation system has a memory means, a traveling condition detecting means, a GPS signal reception means, and a control means.
車載用ナビゲーション装置は、メモリ手段と、走行状態検出手段と、ＧＰＳ受信手段と、制御手段とを有する。 - 特許庁 - From a brightness correction data memory 20, a brightness correction data is fed to a constant-current driver 18 according to a control signal supplied.
輝度補正データメモリ２０では、供給された制御信号に応じて、輝度補正データが定電流ドライバ１８へ供給される。 - 特許庁 - The monitor controller 1 changes the management information to very number of the control information sets stored in the memory table.
監視制御装置１は、管理情報を変更することによって、メモリテーブルに格納される制御情報の数を可変にする。 - 特許庁 - The control unit 58 controls the memory 56 to store the content data and the flag information received by the short-range communication unit 42.
制御部５８は、近接通信部４２が受信したコンテンツデータとフラグ情報とを記憶するようにメモリ５６を制御する。 - 特許庁 - SCALABLE SHARED MEMORY MULTIPROCESSOR COMPUTER SYSTEM HAVING EFFICIENT BUS MECHANISM AND REPEAT CHIP STRUCTURE HAVING COHERENCE CONTROL
効率的なバス機構及びコヒーレンス制御を有する繰り返しチップ構造を有するスケーラブル共用メモリ・マルチプロセッサ・コンピュータ・システム - 特許庁 - Next, the diagnosis control part 3 controls a bus switching signal 1 and connects memory buses 9a-9d and diagnostic buses 10a-10d.
次に、診断制御部３はバス切換信号１１を制御して、メモリバス９ａ〜９ｄと診断バス１０ａ〜１０ｄを接続する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
