「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 100 101 102 103 104 105 106 107 108 .... 274 275 次へ＞- Then the control part makes a 2nd read of the memory 2 in the timing for the CRC operation data to be outputted from the selector 5 and for the data stored in the memory 2 to be sent out successively.
この後、制御部は、ＣＲＣ演算データがセレクタから出力され、これに連続してメモリ２に格納したデータが送出されるタイミングで、メモリ２に対して２回目の読み出しを行う。 - 特許庁 - In a semiconductor memory device disclosed here, a signal line is arranged to directly across a memory cell array, instead of assigning a separate area for arranging the signal line for transferring a control signal and data.
ここに開示された半導体メモリ装置は、制御信号およびデータを伝達するための信号ラインの配線のために別途の面積を割り当てる代わり、メモリセルアレイを直接横切って配線する。 - 特許庁 - To provide a semiconductor integrated circuit device provided with a memory circuit which is easy to use and in which erasing control of a memory cell can be performed stably, and an information processing system using it.
使い勝手を良くしつつ、メモリセルの消去制御を安定的に行うことができるメモリ回路を備えた半導体集積回路装置と、それを用いた情報処理システムを提供する。 - 特許庁 - A memory buffer on the memory module includes: the (Pre-launch) function for advancing outputs of address/command signal (CA); and the (Post-launch) function of delaying outputs of the control signal (CTRL).
メモリモジュール上のメモリバッファは、アドレス、コマンド信号（ＣＡ）に出力を速める（Ｐｒｅ−ｌａｕｎｃｈ）機能とコントロール信号（ＣＴＲＬ）に出力を遅くする（Ｐｏｓｔ−ｌａｕｎｃｈ）機能を備える。 - 特許庁 - To reduce energy consumed per information unit of a computer system having introduced a memory compression technology by control of an electronic circuit according to a free memory size of an uncompressed area.
非圧縮領域の空きメモリ量に応じた電子回路の制御によって、メモリ圧縮技術を導入したコンピュータ・システムでの情報単位当りに消費されるエネルギーを低減することである。 - 特許庁 - Next, the face and back sides of the original are sequentially read, the image is scanned by an image processor 104, and stored in a frame memory HDD 122 via the parallel bus 120 and the image memory control part 121.
その後原稿表裏面をシーケンシャルに読出し、画像処理プロセッサ１０４でスキャナ画像処理を行い、パラレルバス１２０、画像メモリ制御部１２１を介して、フレームメモリ・ＨＤＤ１２２に格納する。 - 特許庁 - When an image memory 54 stores data read by a scanner, a memory control section 50 instructs data presence discrimination processing to discriminate whether image data to be copied is in existence.
スキャナで読みとられたデータが、図３に示す画像メモリ５４に蓄積されたら、メモリ制御部５０において、複写すべき画像データが存在するかを判定するために、データ有無判定処理が指示される。 - 特許庁 - In addition, next data output is requested for the memory access control part 1001 every time data output of the time conversion means 1002, and the generation of the access to the next memory table is promoted.
また、時間変換手段１００２の時間データ出力ごとにメモリアクセス制御部１００１に対して次のデータ出力を要求するとともに、次のメモリテーブルヘのアクセスの発生を促す。 - 特許庁 - A data read part 33 reads data from the IC memory 104 of the scanner unit 10 mounted on a base 21, when a power supply is turned on and a control part 31 holds the data in the internal memory.
電源投入時にデータ読み出し部３３は、ベース２１上に装着されているスキャナユニット１０のＩＣメモリ１０４からデータを読み出し、制御部３１は内部メモリにそのデータを保持する。 - 特許庁 - Further, when the USB memory 5 is connected to a loading port 22a and saved data are stored in the HDD 21, the control section 10 returns the saved data to the USB memory 5 complying with the instruction of a user.
また、制御部１０は、装着ポート２２ａにＵＳＢメモリ５が接続された場合、ＨＤＤ２１に退避データが記憶されていれば、ユーザからの指示に従って退避データをＵＳＢメモリ５へ戻す。 - 特許庁 - The I/O processing part is a processing part including cache control processing including securing of a cache area which is one area of a cache memory 20 for storing data from the cache memory 20.
Ｉ／Ｏ処理部分とは、キャッシュメモリ２０の一領域であってデータを記憶させるためのキャッシュ領域をキャッシュメモリ２０から確保することを含むキャッシュ制御処理を含んだ処理部分である。 - 特許庁 - This device has a holding means 2 holding a shape memory alloy member 1 which is a measurement objective and an energized heating control means 3 directly energizing the shape memory alloy member 1 itself.
測定対象としての形状記憶合金部材１を保持する保持手段２を有し、かつ、形状記憶合金部材１自身に直接通電する通電加熱制御手段３を有する。 - 特許庁 - The problem is solved by providing a nonvolatile memory 106 to an I/O control part 101, and a means to copy the value of a register group to the nonvolatile memory 106 when the power supply of the image forming device is turned off.
Ｉ／Ｏ制御部１０１に不揮発性メモリ１０６を有し、画像形成装置の電源オフ時にレジスタ群の値を不揮発性メモリ１０６にコピーする手段を持つことで上記課題を解決する。 - 特許庁 - The semiconductor recorder is constituted of a packet header latch circuit 4 for input packet data, a data memory (RAM) 8 including a plurality of memory areas A to C, block management memories 9 to 11, a control circuit 15 and an address generator 16.
入力パケットデータのパケットヘッダラッチ回路４、複数のメモリ領域Ａ〜Ｃを含むデータメモリ（ＲＡＭ）８、ブロック管理メモリ９〜１１、制御回路１５およびアドレスジェネレータ１６により構成される。 - 特許庁 - The control circuit 2 allows the still images first stored in the image memory 4 or the memory card 9, to remain and erases other moving images, if the press operation time of the shutter button 10 is within a threshold t1.
制御回路２は、シャッタ釦１０の押圧操作時間がしきい値ｔ１以内であれば、画像メモリ４又はメモリカード９に最初に格納した静止画像を残して、他の動画画像を消去する。 - 特許庁 - The semiconductor memory device includes a plurality of write amplifiers WA for performing data write operations in memory cells MC, and a write control circuit WC for controlling the timing of data write operations of the plurality of write amplifiers WA.
メモリセルＭＣに対してデータライト動作を実行する複数のライトアンプＷＡと、複数のライトアンプＷＡによるデータライト動作のタイミングを制御するライトコントロール回路ＷＣとを備える。 - 特許庁 - To perform control for suppressing deterioration of throughput of a device with a logic circuit constructed according to information inside a memory on a PLD when a soft error occurs in the memory.
ＰＬＤ上のメモリ内の情報に従って構築される論理回路を備えた装置において、そのメモリでソフトエラーが発生した場合に、その装置のスループットの劣化を抑えた制御を行えるようにする。 - 特許庁 - The printer is characterised in that an identification code is provided to a part of the memory mounted on the control board of the printer and the data in the memory are copied on the hard disk of a controller periodically and backed up.
本発明は、プリンタ制御基板上に実装しているメモリの一部に識別コードを設け、前記メモリ内のデータを定期的にコントローラのハードディスクへコピーしバックアップすることを特徴とする。 - 特許庁 - When an erasure control signal supplied in accordance with an erasure command indicates a first erasure mode, an erasure selecting circuit selects all memory regions in memory block selected by a first address signal.
消去選択回路は、消去コマンドに対応して供給される消去制御信号が第１消去モードを示すとき、第１アドレス信号により選択されるメモリブロック内の全メモリ領域を選択する。 - 特許庁 - To provide a DMA control device adding no excess white data to the periphery of plotting data when executing DMA, and requiring no excess memory more than a memory required for storing the plotting data.
ＤＭＡを行う際、描画データの周囲に余分な白データを付加しないで済み、描画データ格納のために必要なメモリ以上に余分なメモリを必要としないＤＭＡ制御装置を提供する。 - 特許庁 - When the variation of the decorative symbols based on a missing is started after the completion of a jackpot game, the micro-computer 100 for performance control clears the memory content of the symbol memory when a variation pattern command is received.
大当り遊技の終了後、はずれにもとづく飾り図柄の変動を開始する際に、演出制御用マイクロコンピュータ１００は、変動パターンコマンドを受信すると、図柄メモリの記憶内容をクリアする。 - 特許庁 - To provide a data memory device capable of preventing fraudulent actions such as the rewriting of a game control program and the replacement of a ROM to the utmost and to provide a data writing device for writing data in this data memory device.
遊技制御プログラムの書換えやＲＯＭ交換などの不正行為を可及的に防止できるデータ記憶装置、およびこのデータ記憶装置にデータを書き込むためのデータ書込装置を提供する。 - 特許庁 - A restored image obtained by motion compensating predictive decoding processing through an inverse conversion processing section 121 and a motion compensation section 122 is written for a reference image to a memory 200 by a memory control section 140.
逆変換処理部１２１及び動き補償部１２２によって、動き補償予測復号化処理された復元画像は、メモリ制御部１４０によってメモリ２００に参照画像用に書き込まれる。 - 特許庁 - The facsimile terminal equipment 101 uses the T.37 protocol in the memory transmission mode or uses the T.38 protocol in other transmission modes than the memory transmission mode to make transmission control to be connected to a final image reception station.
メモリ送信モードにおいてはＴ．３７プロトコルを、メモリ送信以外の送信モードにおいてはＴ．３８プロトコルを用いて最終画像受信局と接続するよう発呼制御を行なう。 - 特許庁 - When no branching instruction is registered in the memory 20 for instruction, the high-speed access control part 2 registers the instruction codes for four words from the head of the detected branching instruction in the memory (20) for instruction.
命令用メモリ（２０）に分岐命令が登録されていない場合は、高速アクセス制御部（２）は、検出した分岐命令の先頭から４ワード分の命令コードを命令用メモリ（２０）へ登録する。 - 特許庁 - After starting the power feeding to the power source terminal for memory, the control part writes the information signal of performing a desired display on the display part into the memory and, thereafter, the power is fed to the power source terminal for outputting display signal.
制御部は、メモリ用電源端子への給電開始後、表示部に所望の表示をさせる情報信号をメモリに書き込んだ後、表示信号出力用電源端子に給電する。 - 特許庁 - The memory controller 14 controls operation of a plurality of memory units 12 in response to a control signal being passed through a filter circuit of which a cut off frequency can be adjusted in accordance with electric signals ϕ1, ϕ2.
メモリコントローラ１４は、電気信号φ１，φ２に応じて遮断周波数が調整可能なフィルタ回路を通過させたコントロール信号に応答して、複数のメモリユニット１２の動作を制御する。 - 特許庁 - To provide a nonvolatile semiconductor memory storage on which the boosting voltage of the conducting layer formed on a control gate can be fully transmitted to the channel of a selective memory cell and the affection of disturb can be reduced.
コントロールゲートの上に形成された導電層の昇圧電圧を非選択メモリセルのチャネルに十分に伝達でき、ディスターブの影響を軽減できる不揮発性半導体記憶装置を実現する。 - 特許庁 - As a control mode, a mode for inhibiting the discharge of specified data held in the cache memory 11 and a mode for discharging the data held in the cache memory 11 with an ordinary method are provided.
制御モードとしては、キャッシュメモリ１１で保持される特定のデータの追い出しを禁止するモードと、キャッシュメモリ１１で保持されるデータを通常の方法で追い出すモードとが設けられている。 - 特許庁 - First pre-processing by latch circuits 11, 12 and 13 decreases a data rate of received image data DATA-ccd when writing image data to a line memory 14 under the control of a memory controller 15.
メモリコントローラ１５の制御によるラインメモリ１４への画像データの書き込みに際して、先ず、ラッチ回路１１，１２，１３による前処理にて入力画像データＤＡＴＡ＿ｃｃｄのデータレートを落とす。 - 特許庁 - When the data written in two FIFO get less than the half of capacity, the memory control circuit 1 reads data for two pictures out of the high-speed memory 2 at high speed and writes them into these two FIFO.
前記メモリ制御回路は２個のＦＩＦＯに書き込まれたデータがその容量の半分より少なくなると、高速メモリから２画面のデータを高速に読み出してこれら２個のＦＩＦＯに書き込む。 - 特許庁 - A head control portion 24 reads out the print data SI from the memory unit 60 which is mounted on the carriage-side memory holder 23, and performs printing by driving a print head 21 according to the print data SI.
ヘッド制御部２４は、キャリッジ側メモリホルダ２３に装着されたメモリユニット６０から印字データＳＩを読み出して、印字データＳＩに従って印刷ヘッド２１を駆動させることにより印刷を行う。 - 特許庁 - By disposing an IC memory 25 of an RF tag 20 as a memory device in an enclosure of a control instrument 10, its loss is prevented, and the enclosure is sealed by utilizing an antenna 21 of the RF tag 20.
メモリ素子としてＲＦタグ２０のＩＣメモリ２５を制御機器１０の筐体に備えることでその紛失をなくし、ＲＦタグ２０のアンテナ２１を利用することで筐体を密閉できる。 - 特許庁 - The inkjet recording apparatus is equipped with a control means which subtracts an ink use amount from the ink residual amount count value of the body side memory when a new ink tank is set, and which carries out subtraction from the tank side memory when the ink tank becomes empty.
新たなインクタンクがセットされた場合は本体側メモリのインク残量カウント値からインク使用量を減算し、空になるとタンク側メモリからの減算を行う制御手段を持たせる。 - 特許庁 - When a memory package 2 is connected, the set side of a latching relay 3 in a control circuit 1 is driven by a main power source so that a DC/DC converter 5 in the memory package 2 can be latched to an ON state.
メモリパッケージ２が接続している場合、主電源で制御回路１内のラッチングリレー３のセット側を駆動することで、メモリパッケージ３内のＤＣ−ＤＣコンバータ５をＯＮ状態にラッチする。 - 特許庁 - A terminal unit for equipment management reads in a range set data stored in a valve memory, and also reads in the range set data for the valve registered in the plant control system, and stores the above two data into the memory.
機器管理用端末装置は、バルブの記憶部に格納されたレンジ設定データを読み込むとともに、プラント制御システムに登録されたバルブのレンジ設定データを読み込み、記憶部に格納する。 - 特許庁 - To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.
プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁 - In a control firmware 6, when the occurrence of correction of an ECC1 bit error in a memory is notified from monitor parts 8 or 9, surrounding temperature of a memory at the time is obtained by a temperature monitoring part 11.
制御ファームウェア６は、メモリでＥＣＣ１ビットエラー訂正が発生したことをＥＣＣ監視部８または９から通知されると、そのときのメモリの周囲温度を温度監視部１１より得る。 - 特許庁 - When the means 21 writes data in the bridge memory 31, a low-order bus control means 22 reads written data from the bridge memory 31 and performs write access for writing to a peripheral circuit 50.
下位バス制御手段２２は、上位バス制御手段２１がブリッジメモリ３１にデータを書き込むと、その書き込まれたデータをブリッジメモリ３１から読み出し、周辺回路５０に対して書き込むライトアクセスを行う。 - 特許庁 - When the USB memory 5 is selected by a user to output the storage location information, the control section 10 stores the created storage location information as a file in a root folder of the USB memory 5.
制御部１０は、ユーザによって記憶先情報の出力先としてＵＳＢメモリ５が選択された場合、生成した記憶先情報をＵＳＢメモリ５のルートフォルダにファイルとして記憶させる。 - 特許庁 - To provide a disk array control device considering characteristics of data stored in a cache memory and a shared memory and access characteristics to these memories and having high throughput and a short response time.
キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットが高く、かつ、応答時間の短いディスクアレイ制御装置を提供することにある。 - 特許庁 - Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.
データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁 - The semiconductor integrated circuit 1 is provided with: a plurality of memory modules M1-M4; and a test control circuit L3 for controlling write or read of test data in the plurality of memory modules M1-M4.
半導体集積回路１は、複数のメモリモジュールＭ１〜Ｍ４と、前記複数のメモリモジュールＭ１〜Ｍ４におけるテストデータの書き込み又は読み出しを制御するテスト制御回路Ｌ３とを備えている。 - 特許庁 - To provide a memory control circuit which can be adapted for a semiconductor memory having a short access time and in which layout area and current consumption can be reduced, and a method for controlling the circuit.
アクセス時間が短い半導体メモリ装置に適用可能であって、レイアウト面積及び電流の消耗を減らすことができるメモリ制御回路及びその回路を制御する方法を提供する。 - 特許庁 - To use a memory effectively at maximum in a memory control device that adds redundant data to data of two or more different kinds of data length and performs error correction on the data.
本発明は、少なくとも２種類以上のデータ長のデータに対して冗長データを付加し、誤り訂正を行なうメモリ制御装置において、メモリを最大限有効に使用することを目的としている。 - 特許庁 - Specifically, reading speed is improved by employing a structure where a memory gate electrode 22a is formed only on a sidewall at one side of a control gate electrode 14a as a structure for the code flash memory cell.
具体的には、コードフラッシュメモリセルの構造としてコントロールゲート電極１４ａの片側の側壁にだけメモリゲート電極２２ａが形成された構造を採用して読み出し速度の向上を図る。 - 特許庁 - To grant a specific circuit access preferentially or exclusively only if a prescribed condition is met, in a device having a memory control circuit for managing a memory unit accessible from a plurality of circuits.
複数の回路からアクセス可能なメモリユニットを管理するメモリ制御回路を有する装置において、所定の条件を満たす場合にのみ、特定の回路に優先的或は独占的にアクセスを付与する。 - 特許庁 - Grouping based on a registration data memorized by a registration memory 13a memorized by a destination decision unit 13 the transmission destination inputted from a control panel 10 this is memorized in a memory 14.
操作パネル１０から入力された通信相手先を相手先判定部１３に記憶されている登録メモリ１３ａに記憶されている登録データに基づいてグループ化し、これをメモリ１４に記憶する。 - 特許庁 - When the used quantity of the shared memory 30 exceeds prescribed quantity, the supervisory process 40 judges the memory falls into congested state, and requests the notice of the emergency message to the emergency communication control process 50.
共有メモリ３０の使用量が所定量を超えたとき、監視プロセス４０は輻輳状態に陥ったと判断し、緊急通信制御プロセス５０に緊急メッセージの通知を要求する。 - 特許庁 - Furthermore, it is not necessary that the condition information is recorded on the memory card, and control table information associating the memory card with the condition information may be stored in the video recorder.
なお条件情報は、必ずしもメモリカードに記録されている必要はなく、そのメモリカードと条件情報とを対応づけた管理テーブル情報として録画装置に格納しておいてもよい。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
