「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 97 98 99 100 101 102 103 104 105 .... 274 275 次へ＞- The electronic pen performs control such that the tapping information corresponding to the tapping performed after defining the user area is not stored in the memory.
また、電子ペンは、ユーザエリアを定義後に行われたタップに対応するタップ情報はメモリに格納しないように制御する。 - 特許庁 - INTERACTIVE DISPLAY OF COMPUTER CONTROL HAVING DUAL CURSOR IMAGE MEMORY DEVICE FOR SMOOTH TRANSITION IN CHANGE OF CURSOR IMAGE
カーソル・イメージの変更時におけるスムーズな遷移のためのデュアル・カーソル・イメージ記憶装置を有するコンピュータ制御の対話式ディスプレイ - 特許庁 - A memory 26 stores an approximate expression f1 indicating a relation between the dew point temperature found by an experiment and the optimum control parameter.
実験により求めた露点温度と最適な制御パラメータとの関係を示す近似式ｆ１をメモリ２６に格納しておく。 - 特許庁 - A control gate 37 in a flash memory cell 11 is connected with a word line decoder 12 and a charge-up damage reduction circuit 14A.
フラッシュメモリセル１１におけるコントロールゲート３７は、ワード線デコーダ１２と、チャージアップダメージ低減回路１４Ａと接続されている。 - 特許庁 - A flash sequencer block 12 as a second control block controls data exchange operation between the buffer 9 and the flash memory 2.
第２の制御ブロックとしてのフラッシュシーケンサブロック１２は、バッファ９とフラッシュメモリ２との間のデータ交換動作を制御する。 - 特許庁 - The image forming apparatus 1 comprises an operation panel 3, a control means 4 and a memory 5 for storing a plurality of printing programs.
操作パネル３，制御手段４および複数の印刷プログラムが記憶されたメモリ５から画像形成装置１が構成される。 - 特許庁 - A bus control section 14 of the network interface card 7 transfers the video frames in the area M of the main memory 2 to a network.
ネットワークインタフェースカード７のバス制御部１４は、メインメモリ２の領域Ｂの映像フレームをネットワーク上ヘ転送させる。 - 特許庁 - BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE, ITS ARRAY AND FABRICATING METHOD
独立制御可能な制御ゲートを持つ双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁 - A CPU bus and a memory bus are separated to control address data, so that outputting the video DMA can be sped up.
ＣＰＵバスとメモリバスとを分離させて、アドレス・データを管理することにより、ビデオＤＭＡ出力を高速化させることができる。 - 特許庁 - To provide a nonvolatile memory unit having a high voltage endurance between an active region of a substrate and a control gate electrode.
基板の活性領域と制御ゲート電極との間の高い耐電圧特性を有する不揮発性記憶装置を提供する。 - 特許庁 - According to the switched control method, the user data or the management information is recorded in the nonvolatile memory means.
そして、切り換え後の制御方式に従い、前記ユーザデータ又は前記管理情報を前記不揮発性メモリ手段に記録する。 - 特許庁 - To rewrite divided new control programs or data in a rewritable nonvolatile memory inside a disk device by a simple method.
ディスク装置内の書換可能な不揮発性メモリに分割された新たな制御プログラムまたはデータを簡易な方法で書き換える。 - 特許庁 - In the memory control circuit 107, a refresh-period is decided based on these internal clock 109 and the enable-signal 110.
メモリコントロール回路１０７では、これ等の内部クロック１０９及びイネーブル信号１１０に基づいてリフレッシュ周期を判定する。 - 特許庁 - To provide a synchronous semiconductor memory in which control to an automatic precharge command is facilitated and also a layout area is reduced.
オートプリチャージコマンドの制御が容易でありかつレイアウト面積が低減された同期型半導体記憶装置を提供する。 - 特許庁 - VOLTAGE GENERATING CIRCUIT, NON-VOLATILE SEMICONDUCTOR MEMORY PROVIDED WITH VOLTAGE GENERATING CIRCUIT, AND ITS VOLTAGE GENERATION CONTROL METHOD
電圧発生回路及び電圧発生回路を備えた不揮発性半導体記憶装置並びにその電圧発生制御方法 - 特許庁 - To provide a radio transmitter in which a dedicated DAC and memory resources for power saving control can be omitted.
省電力化制御用の専用ＤＡＣ及びメモリ資源を省略することができる無線送信機を提供すること。 - 特許庁 - To provide an elevator door control device that is capable of setting a proper torque threshold for each floor even when the memory capacity is small.
少ないメモリ容量でも、階床毎に適切なトルク閾値を設定することができるエレベータのドア制御装置を提供する。 - 特許庁 - To provide an authentication system which can perform sign authentication safely and its control method, a computer-readable memory, and a program.
安全にサイン認証を実行することができる認証システム及びその制御方法、コンピュータ可読メモリ、プログラムを提供する。 - 特許庁 - The control part 12 copies the information of the address of the APP1 acquired by the step S12 to an internal memory 11 of the digital camera 1 (S13).
制御部１２は、Ｓ１２で獲得したＡＰＰ１のアドレスの情報をデジタルカメラ１の内部メモリ１１にコピーする（Ｓ１３）。 - 特許庁 - Further, not only the memory gate electrodes MG1, MG2 and MG, but also control gate electrodes CG1, CG2 and CG are formed in a sidewall shape.
さらに、メモリゲート電極ＭＧ１、ＭＧ２、ＭＧだけでなく、コントロールゲート電極ＣＧ１、ＣＧ２、ＣＧもサイドウォール形状にする。 - 特許庁 - Thereafter, the power supplied to the memory device 1 is measured in the power control part 7, and measurement results are stored.
その後、電力制御部７にてメモリ装置１に供給する電力が測定され、かつ、当該測定結果が記憶される。 - 特許庁 - Further, the remote end of the clock line 3 is connected to the clock input terminal of the data receive circuit REC of the memory control part 1.
さらに、クロック線３の遠端は、メモリ制御部１のデータレシーブ回路ＲＥＣのクロック入力端子に接続されている。 - 特許庁 - The gate control circuit corrects the gate potential of the pull-down transistor in a manner linked to the variations in the threshold voltage of the memory cell transistor.
このゲート制御回路は、メモリセルトランジスタのしきい値電圧変動に連動してそのプルダウントランジスタのゲート電位を補正する。 - 特許庁 - INFORMATION PROVIDING SYSTEM, INFORMATION PROVIDING SERVER AND PORTABLE TERMINAL CONSTITUTING THE SAME, AND CONTROL METHOD THEREFOR, AND COMPUTER READABLE MEMORY
情報提供システム、それを構成する情報提供サーバ及び携帯端末、及びそれらの制御方法、コンピュータ可読メモリ - 特許庁 - A memory gate electrode 7a is formed on one of side faces of the control gate electrode 5a with an ONO film 6 interposed.
制御ゲート電極５ａの一方の側面上にＯＮＯ膜６を介在させてメモリゲート電極７ａが形成されている。 - 特許庁 - The terminal device performs control such that the tapping information corresponding to the tapping performed after defining the user area is not stored in the memory.
また、端末装置は、ユーザエリアを定義後に行われたタップに対応するタップ情報はメモリに格納しないように制御する。 - 特許庁 - To provide a coordinate input device with which coordinates can be accurately inputted, a control method therefor and a computer readable memory.
精度良く座標を入力することができる座標入力装置及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - In response to a fetch command from the instruction control unit, the first instruction is copied from memory and stored in the instruction register
命令制御装置からの取出しコマンドに従って,最初の命令がメモリーからコピーされて命令レジスタへ格納される - コンピューター用語辞典 - The IC tag 40 includes an antenna 58, an IC tag side communication part 60, a memory part 62, an interface 64, and a control part 66 or the like.
ＩＣタグ４０は、アンテナ５８、ＩＣタグ側通信部６０、メモリ部６２、インターフェース６４、制御部６６などを含んでいる。 - 特許庁 - An image processing section 1 is provided with an image memory 11, an edge extract section 12, a mode setting section 13 and a control section 14.
画像処理部１には、画像メモリ１１、エッジ抽出部１２、モード設定部１３および制御部１４が設けられている。 - 特許庁 - The control part 11 deletes data stored in a memory 12 when the change of the resistance value deviates from a predetermined range.
制御部１１は、抵抗値の変化が予め定めた範囲を逸脱する場合、メモリ１２に記憶されているデータを消去する。 - 特許庁 - On the other hand, a security signal SC outputted from the flash memory 13 is supplied to the control terminal of the 3-state buffer 16.
一方、３ステートバッファ１６の制御端子には、フラッシュメモリ１３から出力されたセキュリティ信号ＳＣが与えられる。 - 特許庁 - To enable reading of data as data allowing control even if an error occurs in writing the data into a nonvolatile memory.
不揮発性メモリへのデータの書き込みエラーが生じたとしても、制御が実現可能なデータとして読み出すことを可能とする。 - 特許庁 - A CPU 24 reads out a control program and data concerning display contents from a memory 26 to prepare display data.
ＣＰＵ２４は、メモリ２６から読み出した制御プログラムと表示内容に関するデータを読み出して表示データを作成する。 - 特許庁 - To provide an information communication system, an information communication unit, their control method and a computer-readable memory that provide excellent user-friendliness.
使い勝手の良い情報通信システム、情報通信装置及びそれらの制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - The CPU 4 controls the operation of the outdoor unit based on control constants recorded in a non-volatile memory 33 of an electronic tag.
ＣＰＵ４は電子タグが有する不揮発性メモリ３３に記録された制御定数に基づいて、室外機の動作を制御する。 - 特許庁 - The host computer 4 is provided with a control part 59 comprising a CPU 61 and a state judging part 62 and an information memory part 60.
ホストコンピュータ４にＣＰＵ６１と状態判断部６２とからなる制御部５９、及び情報記憶部６０を設ける。 - 特許庁 - The memory cell section (a) and the data erasing section (b) are composed of a MOS transistor, and the control gate section (c) is composed of a MOS capacitor.
メモリセル部ａ及びデータ消去部ｂはＭＯＳトランジスタで構成され、コントロールゲート部ｃは、ＭＯＳキャパシタで構成される。 - 特許庁 - On the side of the simulation device 101, a network transmission/reception control unit 30 or an external memory read/write unit 31 is disposed.
加工シミュレーション装置１０１側にはネットワーク送受信制御部３０又は外部メモリ読み書き部３１が設けられている。 - 特許庁 - The image acquisition control mechanism 30 stores image data 98 detected by the X-ray detectors 23.1 to 23.N in the memory 90.
画像取得制御機構３０は、Ｘ線検出器２３．１〜２３．Ｎが検出した画像データ９８をメモリ９０に格納する。 - 特許庁 - The base station instrument is equipped with an environmental condition history storage unit composed of a control unit 2 and a nonvolatile memory 3.
本発明の基地局装置においては、環境条件履歴記憶部は、制御部２と不揮発性メモリ３とから構成される。 - 特許庁 - When the stream data reach the predetermined amount, reproduction control information regarding this stream data is generated and stored in the flash memory (C).
ストリームデータが所定量に達したとき、このストリームデータに関する再生制御情報を生成し、フラッシュメモリに格納する（Ｃ）。 - 特許庁 - A nonvolatile memory 1240 in a projector section control circuit 124 is stored with defective pixel information of a liquid crystal panel 122.
プロジェクタ部制御回路１２４内の不揮発性メモリ１２４０には、液晶パネル１２２の欠陥画素情報が格納されている。 - 特許庁 - An error detection section 104 incorporates a memory, stores the received packets, applies detection processing to them and eliminates a control signal.
誤り検出部１０４は、メモリを内蔵し、入力したパケットを保存してから検出処理を行い、制御信号を取り除く。 - 特許庁 - An enabling signal generation part 66 inputs the memory card control signal to a memory card 14 connected to the slot 20 corresponding to the buffer 68A, when an enabling signal to allow the access to the memory card 14 is input to a buffer 68A corresponding to one of the slots 20 in which connection of the memory card 14 is detected by a memory card detection unit 52.
そして、許可信号生成部６６が、メモリカード検出部５２によってメモリカード１４が接続されたことが検出された何れか１つのスロット２０に対応したバッファ６８Ａへメモリカード１４へのアクセスを許可する許可信号が入力された場合に、当該バッファ６８Ａに対応するスロット２０に接続されたメモリカード１４にメモリカード制御信号を入力する。 - 特許庁 - The semiconductor storage device includes a memory cell array MA having memory cells MC arranged therein at respective intersections between bit lines BL and word lines WL, a plurality of memory blocks 1 in which the memory cell arrays MA are laminated, and a control circuit configured to apply a voltage to a selected memory cell MC positioned at an intersection between the selected bit line BL and the selected word line WL so that a certain potential difference is applied thereto.
半導体記憶装置は、メモリセルＭＣがビット線ＢＬ及びワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、メモリセルアレイＭＡが積層された複数のメモリブロック１と、選択ビット線ＢＬ及び選択ワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電位差がかかるよう電圧を印加する制御回路とを備える。 - 特許庁 - Such a control is made in a memory section 103 that the data same as the input data are written as memory data when the memory data of an address just before are in a first load condition, and the input data are reversed and written as the memory data when the memory data of the address just before are in a second load condition applying a voltage higher than that of the first load condition.
メモリ部１０３において、直前のアドレスの記憶データが第１の負荷状態の場合には、前記入力データと同じデータを記憶データとして書き込み、直前のアドレスの記憶データが前記第１の負荷状態より高い電圧をかける第２の負荷状態の場合には、前記入力データを反転して記憶データとして書き込むよう制御する。 - 特許庁 - The telephone for interconnecting extension terminals or connecting an extension terminal with a line wire through a time division switch TSW comprises a control memory CM being written with information for controlling the time division switch TSW, and a control memory information output means, i.e., a monitor circuit 20, for delivering control information written in the control memory CM and read out for exchange operation.
時分割タイムスイッチＴＳＷを介して複数の内線端末間或いは内線端末と外線とが接続される電話装置において、前記時分割タイムスイッチＴＳＷを制御するための制御情報が書き込まれる制御メモリＣＭと、この制御メモリＣＭに書き込まれ、交換動作のために読み出されている制御情報を外部機器に送出する制御メモリ情報出力手段であるモニタ回路２０とを具備する。 - 特許庁 - The stage control system 21 stores the stage position in cogging measurement driving and the control command value calculated with the PID control operation part 24 in a memory of the cogging correction part 22, and generates a correction table of control command values for the stage position from these pieces of data.
ステージ制御系２１は、コギング測定駆動におけるステージ位置とＰＩＤ制御演算部２４で演算された制御指令値とをコギング補正部２２のメモリ内に格納し、これらのデータからステージ位置に対する制御指令値の補正テーブルを作成する。 - 特許庁 - The coating amount control unit 10 specifies from the control amount memory 14, the coating amount control parameter corresponding to the state amount measured by the state amount detection mechanism 12, and controls the coating amount on the basis of the specified coating amount control parameter.
塗布量制御装置１０は、状態量検出機構１２によって測定された状態量に対応する塗布量制御パラメータを制御量記憶手段１４から特定すると共に、特定した塗布量制御パラメータに基づいて塗布量の制御を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
