「Delayed」を含む例文一覧(4416)
＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 88 89 次へ＞- An audio signal is inputted to an audio variable delay unit 67, delayed by the same time as the delay time of the video signal, and outputted to an audio circuit.
音声信号は音声可変遅延部６７に入力され、映像信号の遅延時間と同じ時間だけ遅延されて、音声回路へ出力される。 - 特許庁 - The delayed wave profile and the jamming wave profile are displayed on a monitor 25 together with decision result of the receiving state decision part, and the content of the viewing and listening obstacle is noticed.
遅延波プロファイルと妨害波プロファイルを受信状態判定部の判定結果と共にモニタ部２５に表示して、視聴障害の内容を報知する。 - 特許庁 - To provide high strength bearing jointing parts having excellent delayed fracture resistance characteristic against a shearing stress and a method for manufacturing the same, and steel for the bearing jointing parts.
剪断応力に対する耐遅れ破壊特性に優れた高強度支圧接合部品及びその製造方法並びに支圧接合部品用鋼を提供する。 - 特許庁 - By the combination of one oil passage 17 with return springs 14, the synchronizer pins are moved correspondingly to all cylinders/ idling cylinders/ delayed closing/one valve idle mode.
１本の油路１７と各戻しばね１４との組み合わせにより各シンクロピンを、全筒／休筒／遅閉じ・１弁休止モードに対応させて移動させる。 - 特許庁 - A left channel Lch and the center channel Cch delayed and attenuated by a delay part 32 and an attenuation part 42 are added and output to a front left speaker FLsp.
レフトチャンネルＬｃｈと遅延部３２、減衰部４２により遅延、減衰したセンタチャンネルＣｃｈとを加算して、フロントレフトスピーカＦＬｓｐに対して出力する。 - 特許庁 - When a high-voltage variation is applied to the power line, a level variation at the connection point between the 1st resistor and the capacitor is delayed according to its time constant.
高電圧変動が電源配線に印加されると、第１抵抗と容量との接続点のレベル変化はその時定数に従って遅延する。 - 特許庁 - The high-strength Al-plated wire or bolt excellent in delayed fracture resistance has an Al layer with a thickness of over 20 μm on the surface of steel.
鋼の表面に厚みが２０μｍ超のＡｌ層を有することを特徴とする耐遅れ破壊特性に優れた高強度Ａｌめっき線材及びボルト。 - 特許庁 - Furthermore, in another execution condition, the ignition delayed angle control, the suction synchronous injection control, and the injection amount increasing control are started in the different timings each other.
更に別の実施態様では、点火時期進角制御、吸気同期噴射制御、及び噴射量増量制御が互いに異なるタイミングで開始される。 - 特許庁 - Data transmitted by the transmission part are scrambled by scrambling part 1, modulated by a modulation part 2, and delayed by a delay part 5a.
送信部において、送信されるデータはスクランブル部１によってスクランブルが行われ、変調部２において変調がかけられ、遅延部５ａにより遅延される。 - 特許庁 - A column selection control signal ϕHn is delayed from the ϕCLK1, the ϕCLK1 and then applied to a column selection transistor by a boosting operation or the like in a shift register.
列選択制御信号φＨｎはシフトレジスタ内の昇圧動作等によりφＣＬＫ１、φＣＬＫ２より遅延されて列選択トランジスタに印加される。 - 特許庁 - A signal in a low area in the band of the RF input down-converted by the mixed 2 is stored in a DRFM 4, and delayed to be output.
そして、ミキサ２でダウンコンバージョンされたＲＦ入力の帯域の低い領域の信号をＤＲＦＭ４で記憶し、遅延を与えて、出力する。 - 特許庁 - An input pattern AX inputted via a first flip-flop 102 and a selector 104 is delayed by these elements and supplied to the storage element 12.
第１のフリップフロップ１０２とセレクタ１０４を介して入力する入力パターンＡＸはそれらの素子により遅延して記憶素子１２に供給される。 - 特許庁 - In a type B, an auxiliary voice (2) is delayed one measure behind the main part (1) similarly to the type A and further converted to a five degrees higher interval.
Ｂタイプは、Ａタイプと同じく、 の補助音声が のメインパートよりも１小節だけ遅れて出てくるが、さらに５度だけ高い音程に変換されている。 - 特許庁 - Then, the post injection timing is delayed according to the rise of the exhaust gas temperature by post injection to move the post injection amount to the target post injection amount.
そして、ポスト噴射による排気温度の上昇と共に、ポスト噴射時期を遅角して、ポスト噴射量を目標ポスト噴射量に移行させる。 - 特許庁 - To provide a ferroelectric storage device which suppresses deterioration of retention characteristics, when an ambient temperature drops, even if cycle time is not delayed by a large amount.
サイクルタイムを大幅に遅くせずとも、周囲温度低下時におけるリテンション特性悪化を抑制する強誘電体記憶装置を提供する。 - 特許庁 - The delay circuit 21 delays a current signal Io detected by a current detector 3, and generates the delayed current signal Io'.
この遅延回路２１により、電流検出器３により検出された電流信号Ｉｏを遅延させ、遅延された電流信号Ｉｏ´を生成する。 - 特許庁 - When the logical CPU process of a VMM control VM runs during that period, the logical CPU process whose saving is delayed is recorded to be saved late.
間にＶＭＭ制御用ＶＭの論理ＣＰＵプロセスが走行した場合、退避を遅らせた論理ＣＰＵプロセスを記録しておくことで、遅れて退避をさせる。 - 特許庁 - The feed impeller 10 is rotated by 90° and performs conveying while conveying mixing and crushing, and an impeller getting into subsequent conveying is the impeller 11 and is delayed by 270°.
送り羽根１０が９０度回転し混合・粉砕しながら搬送するが、次に搬送に関わる羽根は羽根１１であり、２７０度遅れる。 - 特許庁 - A signal delay part 110 generates a delayed period signal Cd by delaying a period signal C only by half the repeat period.
信号遅延部１１０は、周期信号Ｃを繰り返し周期の半分の時間だけ遅延させることによって遅延周期信号Ｃｄを生成する。 - 特許庁 - To provide a delayed phase-locked loop circuit and communication apparatus using the same in which a normal clock signal can be generated even in a mis-lock state.
ミスロック状態でも正常なクロック信号を発生させることができる遅延型位相同期回路及びこれを使用した通信機器を提供する。 - 特許庁 - To provide an ultrahigh-strength steel sheet combining excellent formability and delayed fracture resistance, and to provide an intensity component for an automobile utilizing the same.
優れた成形性及び耐遅れ破壊特性を兼ね備えた超高強度鋼板及びこれを用いた自動車用強度部品を提供すること。 - 特許庁 - A diode D is connected in parallel with the resistor 6, in the direction in which discharging of the capacitor 7 is accelerated, that is, such that the turning-on of the switching element S1 is delayed.
抵抗６と並列にダイオードＤが、コンデンサ７の放電を早める方向、即ちスイッチング素子Ｓ１のオンが遅れる方向に接続されている。 - 特許庁 - To solve the problem that cross points of data signal lines and drain lines are different for each drain line, therefore, a signal in each drain line is delayed differently from each other, and this lowers display quality.
データ信号線７とドレイン線との交差点が、ドレイン線毎に異なるため、ドレイン線毎の信号遅延に差が生じ、表示品質が低下する。 - 特許庁 - To provide a substrate processing apparatus and a substrate processing method capable of restricting the lowering of throughput by making a replacing operation of a substrate into a module even when the delivery of a substrate has been delayed.
基板の払い出しが遅れた場合であっても、モジュールへの基板の入れ替え動作を行うことにより、スループットの低下を抑えること。 - 特許庁 - The compositions can enhance the uptake of the drug, deliver effective therapeutic doses in a time-delayed fashion, or can target specific organs.
この組成物は、薬物の取り込みを増強するか、時間遅延様式で有効治療用量を送達するか、または特定の組織を標的化し得る。 - 特許庁 - Discharge ports 13 of the charge chamber 11 are opened in the horizontal direction, and a delayed detonator 23 and a molded explosive 20 are inserted into the charge chamber 11.
装薬室１１の吐出口１３が水平方向に開口しており、装薬室１１内に遅発雷管２３および成形爆薬２０を装填する。 - 特許庁 - The other of the copied optical packets x is delayed by a specified time through an optical delay mechanism 12 and fed to a tertiary nonlinear optical effect element 1b.
複写された光パケットｘのうちの他方を光遅延機構１２により所定時間遅延させ、三次非線形光学効果素子１ｂに入力させる。 - 特許庁 - To overcome the following problem; when driving a lens by an oscillatory type motor, starting up the motor is delayed even if introducing a hybrid system AF, then, it takes a time to focus on a object.
ハイブリッド方式ＡＦを用いても、振動型モータによりレンズを駆動する場合、モータ起動に遅れが生じ、合焦を得るまでに時間がかかる。 - 特許庁 - A delaying means 12 delays the first sample/hold signal SH1 by the time of the second hold length, and generates a delayed sample/hold signal SHd.
遅延手段１２は、第１のサンプルホールド信号ＳＨ１を、第２のホールド長の時間分遅延して遅延サンプルホールド信号ＳＨｄを生成する。 - 特許庁 - To prevent not only an electronic data creation time from being altered by a third party but also the electronic data creation time from being altered or delayed by a time certificate authority.
第三者による電子データ作成時刻の改ざんはもとより、時刻認証局による電子データ作成時刻の改ざんまたは遅延を防止すること。 - 特許庁 - An output is provided with two memory blocks 5 and 6 connected with a delayed addition part 7 and a received signal is digitalized and is stored in the first memory block 5.
出力が遅延加算部７に接続された２つのメモリブロック５、６を備え、受信信号はディジタル化され、第１のメモリブロック５に記憶される。 - 特許庁 - For example, when the humidity is high, the transfer voltage applying timing is made to agree with the leading edge part of paper, and when the humidity is low, the transfer voltage applying timing is delayed.
例えば、高湿度の場合転写電圧の印加タイミングは用紙の先端部分に一致させ、低湿度の場合転写電圧の印加タイミングを遅くする。 - 特許庁 - The second control valve 601 is operated by pilot pressure to shut off the second timing delay passage 225 when controlling a timing to be delayed and to open it when controlling the timing to be advanced.
第二制御弁６０１は、パイロット圧力により作動して、第二遅角通路２２５を遅角制御時に遮断し、進角制御時に開放する。 - 特許庁 - The client 4 draws out the present position information and the delayed position information from the server 3 and outputs the position information of the moving body 2, based on the information.
クライアント４はサーバ３から現在位置情報と前記遅延位置情報を引き出しこれらの情報に基づき移動体２の位置情報を出力する。 - 特許庁 - Alternately selecting the edge of an original clock and a delayed clock through the use of delay circuits can generate a jitterly clock.
遅延回路を用いてオリジナルクロックと遅延クロックを交互にエッジを選択することによりＪｉｔｔｅｒのあるクロックを生成することが可能となる。 - 特許庁 - As for the high-resolution processing, an input image B, which is the input image A delayed by a memory device 30 by one frame, is used as a reference image.
高解像度化の処理には、入力画像Ａをメモリ装置３０によって１フレーム遅延させた入力画像Ｂが参照画像として用いられる。 - 特許庁 - The rectangular pulse voltage generated by a lamp drive circuit 4 is modified to generate an ignition pulse with a rise and fall period delayed by a prescribed time.
ランプ駆動回路部４が発生させる矩形状の電圧の立ち上がり時若しくは立ち下がり時よりも所定時間遅らせてイグニッションパルスを発生させる。 - 特許庁 - For example, the electric charges of pixels of an interested row Rw4 are read at a time point t4 which is delayed by time Td from exposure completion time t3 (Fig. (b)).
例えば、着目行Ｒｗ４の画素の電荷は、露光終了時ｔ３から時間Ｔｄだけ遅れた時点ｔ４で読み出される（図(b) ）。 - 特許庁 - The knocking restraining control is executed when the opening and closing timing of the intake valve is change- controlled from delayed closing to advanced closing.
そして、更に、ノッキング抑制制御が吸気弁の開閉時期が遅閉じから早閉じに変更制御される時に実行されるように構成される。 - 特許庁 - When the check valve etc. are abraded, the backflow increases, the closing of the check valve is delayed, and the screw rotation force is generated as shown in Fig.3(b).
逆流防止弁等が摩耗すると、バックフローが増大し、逆流防止弁の閉鎖が遅れ、図３（ｂ）に示すようなスクリュー回転力が発生する。 - 特許庁 - The timing in which each common line driven repeatedly in sequence is driven individually is delayed or advanced by a specific pitch at intervals at every specific number of frames.
順次繰り返し駆動されるコモンラインの各々が個々に駆動されるタイミングを所定フレーム数毎に所定ピッチずつ遅らせ又は進ませる。 - 特許庁 - The pulse signal input into the delay element 21 in the first stage is delayed by total delay time of the delay elements to be output from the final stage delay element 2n.
初段の遅延素子２１に入力されたパルス信号は、遅延素子の合計遅延時間だけ遅延されて、最終段の遅延素子２ｎから出力される。 - 特許庁 - To apply adaptive control to a received signal so as to maximize an SNR of the received signal, even when a reception level of a preceding is lower than a received level of a delayed wave.
先行波の受信レベルが遅延波の受信レベルよりも落ち込んだ場合でも、受信信号のＳＮＲが最大となるように適応制御すること。 - 特許庁 - Besides, sending of a response to call setting is delayed and after the system of the main terminal function part 2 is completely started, the response to call setting is sent out.
また、呼設定に対する応答の送出を遅らせ、端末主機能部２のシステム立ち上がりが完了した後に呼設定に対する応答を送出する。 - 特許庁 - Turn-on in sub-channel TFT at the side of the active layer 12 is delayed, and characteristic deterioration of the thin film transistor 6 can be suppressed even if microfabrication is realized.
活性層12の側部のサブチャネルＴＦＴでのオンを遅くして、微細化を図る場合でも薄膜トランジスタ６の特性劣化を抑制できる。 - 特許庁 - To provide a crown-type cage to prevent occurrence of cracks, even if advance of a ball is delayed caused by misalignment of deep groove ball bearing.
深溝玉軸受のミスアライメントに起因してボールの進み遅れが生じても、クラックの発生を防止することのできる冠型保持器を提供する。 - 特許庁 - The distortion compensation device further includes an update computation section 22 for computing a plurality of update distortion compensation factors for the delayed signals from the error signal.
また、歪補償装置は、誤差信号に基づいて更新用の複数の遅延信号の歪補償係数を演算する更新演算部２２を備える。 - 特許庁 - The oscillation frequency of an exciting oscillation circuit 5 is set so that eddy-current magnetic flux T of which the phase is delayed by 90° from exciting magnetic flux S.
励磁用発振回路５は、励磁磁束Ｓに対して９０度位相が遅れた渦電流磁束Ｔが発生するように、発振周波数が設定される。 - 特許庁 - In an eight gray-levels mode, sub-frame periods have a ratio of 1:075:0.5, and in the low power consumption mode, binary display is performed with a constant frame frequency and delayed.
８階調モードではサブフレーム期間の比が１：０．７５：０．５であり、低消費電力モードでは２値表示でフレーム周波数が一定で遅くなる。 - 特許庁 - To prevent the system treatment of a normal system from being delayed by the transmission of data when the data is transmitted to the system of a wait system to secure interference resistance.
待機系のシステムにデータを送信して耐障害性を確保する際、データの送信に伴う正常系のシステムの処理の遅れを防止する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
