「Test method」を含む例文一覧(8057)

＜前へ 1 2 .... 67 68 69 70 71 72 73 74 75 .... 161 162 次へ＞
  • To provide a method and device for testing semiconductor capable of reducing the test pattern storage media cost and the communication cost in the transmission of a test pattern and shortening the time of a test pattern.
    テストパターン記憶メディアコストおよびテストパターン伝送時の通信コストの軽減、テストパターンの時間短縮を図ることができる半導体試験方法および装置を得る。 - 特許庁
  • To provide a method for accurately performing a fracture mechanics test at a high temperature using a small-sized test piece sampled from a mounting machine, and a test object therefor.
    実機から採取した小型の試験片を利用して高温における破壊力学的試験を正確に行えるようにする方法及びその試験体を提供する。 - 特許庁
  • To provide a thin film stripping test method and an apparatus for beating a test piece on a side opposite to a thin film by using a mass element such as a hammer etc. and implementing a test for reproducing an actual peel state of the thin film.
    本発明は、ハンマ等の質量体で試験片の反薄膜側を打撃し、実際の薄膜の剥離状態を再現する試験を行うことを目的とする。 - 特許庁
  • To prevent the electric interference of a chip under test with a chip not under test among chips probed simultaneously in the wafer test of an IC by a multi-probing method.
    マルチプロービング方法によるＩＣのウェハテストにおいて、同時にプロービングされたチップのうちテスト中のチップに非テスト中のチップからの電気的干渉の発生を防ぐ。 - 特許庁
  • To provide a test method and a test device for a structure for passing supersonic working fluid capable of safely performing a test in a lower temperature area than an actual operating temperature area.
    実際の動作温度域よりも低い温度域で安全に試験できる超音速作動流体が通過する構造体の試験方法および試験装置を提供すること。 - 特許庁
  • To provide an ECC built-in semiconductor memory in which a highly accurate and efficient test can be performed with simple constitution and a test time can be shortened and a test method.
    簡単な構成により高精度で効率的なテストが可能、及びテスト時間の短縮化が可能なＥＣＣ内蔵の半導体記憶装置とテスト方法を提供する。 - 特許庁
  • To provide a packet transfer test device and a packet transfer test method which can surely specify discarded packets in the packet transfer test.
    本発明の目的は、パケット転送試験において廃棄されたパケットを確実に特定できるパケット転送試験装置とパケット転送試験方法を提供することである。 - 特許庁
  • To provide a semiconductor device equipped with a scan test circuit, satisfying the overall fault coverage and reduced in a chip size by simplifying the scan test circuit, and to provide a test method of the same.
    スキャンテスト回路の単純化でチップサイズが低減し、全体フォールトカバレージも満足するスキャンテスト回路を備えた半導体装置及びそのテスト方法を提供する。 - 特許庁
  • To provide a test specifications creation support system and method for automatically creating test specifications corresponding to a description of a software requirement and eliminating an omission of a description in the test specifications.
    ソフトウェア要件の記述に対応したテスト仕様を自動作成し、テスト仕様書において記述の漏れを無くすテスト仕様書作成支援システム及び方法を提供する。 - 特許庁
  • To provide a pad unit having a test logic circuit for a chain test having a noise reduction function, and a method of driving a system with the usage of the pad unit having the test logic circuit.
    ノイズ除去機能を有する鎖テストのためのテストロジック回路が付加されたパッドおよびテストロジック回路が付加されたパッドを用いるシステムの駆動方法を提供する。 - 特許庁
  • To provide an adjusting method of a tire indoor travel tester capable of increasing the test accuracy by improving the variation in test result in a tire indoor travel test.
    タイヤ室内走行試験における試験結果のバラツキを改善し、試験精度を高めることが可能なタイヤ室内走行試験機の調整方法を提供する。 - 特許庁
  • To provide a heating test device and a heating test method of an exhaust system member where the atmosphere of the test could be made more similar to the atmosphere under the condition that the exhaust member is mounted on an engine.
    試験雰囲気をより機関搭載状態に近づけることのできる排気系部材の加熱試験装置及び加熱試験方法を提供することにある。 - 特許庁
  • To provide a scan test pattern input method capable of minimizing tester memory capacity for storing test patterns and reproducing all the test patterns created by ATPG.
    テストパタンを記憶するテスターメモリ容量を最小限とし、かつＡＴＰＧによって生成された全てのテストパタンを再現可能なスキャンテストパタン入力方法を提供する。 - 特許庁
  • To test a memory being operated at higher speed by a test apparatus generating a reference clock of low speed in a memory test method.
    本発明はメモリ試験方法に関し，低速度の基準クロックを発生する試験装置により高速で動作するメモリの試験を行うことを可能にすることを目的とする。 - 特許庁
  • To shorten design TAT by responding change of a test method without recalculating the test efficiency each time or adding a process of inserting a new test point.
    テスト手法が変更されても、その都度テスト効率を計算し直したり、新たなテストポイントを挿入する工程を追加することなく対応して、設計ＴＡＴを短縮する。 - 特許庁
  • To provide a flash memory device and a test method in which a test time and a test cost can be reduced and a redundant memory cell can be tested, without requiring the other circuit.
    別途の回路を不要にして、かつテスト時間とテストコストを削減してリダンダントメモリセルをテストすることができるフラッシュメモリ装置およびテスト方法を提供すること。 - 特許庁
  • To provide a determination method of a test object, capable of measuring simply and accurately the concentration of the test object in a test sample having a coexisting interfering material.
    妨害物質が共存する被検試料中の被検物質の濃度を簡便、かつ正確に測定することができる被検物質の定量方法を提供すること。 - 特許庁
  • To provide a method for evaluating an electrophotographic toner in which the performance of the toner after a copying test can be rapidly and readily evaluated without carrying out the copying test and a heating test.
    コピー試験や加熱試験を行うことなくコピー試験後のトナーの性能を迅速且つ簡便に評価できる電子写真用トナーの評価方法を提供する。 - 特許庁
  • To provide a test case validity automatic verification program and a test case validity automatic verification result display method which can verify test case validity appropriately.
    適切にテストケース妥当性を検証することができるテストケース妥当性自動検証プログラムおよびテストケース妥当性自動検証結果表示方法を提供する。 - 特許庁
  • To provide a novel mutagenicity test (Ames test) method that solves the problems in the conventional Ames test procedure and can specifically detect the mutagenic metabolism activation caused by sulfation.
    従来のＡｍｅｓ法の問題点を解消し、硫酸化による変異原代謝活性化を特異的に検出することのできる新しいＡｍｅｓ法を提供する。 - 特許庁
  • To realize a semiconductor device which can improve a reliability with suppressing an increase of power consumption at a burn-in test time and, its test apparatus and its test method.
    バーンインテスト時の消費電力の増加を抑制しつつ信頼性を向上させることができる半導体装置、そのテスト装置及びそのテスト方法を提供する。 - 特許庁
  • To provide a test program and a test method capable of performing a load change test in accordance with a hardware configuration on a target system with an arbitrary hardware configuration.
    任意のハードウェア構成を有する対象装置についてハードウェア構成に応じた負荷変動試験を実施することができる試験プログラムおよび試験方法を提供する。 - 特許庁
  • To provide a deterioration test method and a deterioration test system capable of conducting a deterioration test in a shorter time and with high accuracy by performing position management of a laser focal point.
    レーザー合焦点の位置管理を行い、より短時間に高精度の劣化試験を実施することができる劣化試験方法及び劣化試験装置を提供する。 - 特許庁
  • To provide a test data generating program, a test data generating device, and a test data generating method, capable of improving exhaustiveness in validation for logic verification.
    論理検証における検証網羅性を向上させることが可能なテストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法を提供することを目的とする。 - 特許庁
  • To obtain a method of storing a test result, a method of displaying a test result, and a test result display device, capable of facilitating verifying whether reliability of a designed semiconductor integrated circuit with time can be guaranteed.
    設計した半導体集積回路の経時的な信頼性を保証できるか否かを容易に検証できる試験結果記憶方法、試験結果表示方法、及び試験結果表示装置を得る。 - 特許庁
  • To provide a test pattern preparation device, a test pattern preparation method, a failure detection rate calculation device, and a failure detection rate calculation method for preparing a test pattern for highly precisely detecting the bridge failure of an LSI.
    ＬＳＩのブリッジ故障を高精度に検出するテストパターンを作成できるテストパターン作成装置、テストパターン作成方法、故障検出率算出装置故障検出率算出方法を提供する。 - 特許庁
  • To provide a thermal shock test device, a thermal shock test method, and a method of inspecting a semiconductor wafer, wherein a productivity and an authenticity of a thermal shock test can be simultaneously enhanced.
    冷熱衝撃試験の生産性及び信憑性を同時に向上することができる冷熱衝撃試験装置、冷熱衝撃試験方法及び半導体ウェハの検査方法を提供する。 - 特許庁
  • METHOD OF GENERATING DELAY TROUBLE TEST PATTERN FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND METHOD OF INSPECTING DELAY TROUBLE THEREFOR
    半導体集積回路の遅延故障テストパターン生成方法および遅延故障検査方法 - 特許庁
  • AV PERFORMANCE TEST METHOD, MANUFACTURING METHOD FOR MAGNETIC DISK DEVICE USING THE SAME, AND MAGNETIC DISK DEVICE
    ＡＶ性能検査方法とそれを用いた磁気ディスク装置の製造方法および磁気ディスク装置 - 特許庁
  • METHOD FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR GENERATING TEST PATTERN AND ITS DEVICE AND PROGRAM
    半導体集積回路の試験方法と試験パタン生成方法及び装置並びにプログラム - 特許庁
  • DEVICE AND METHOD FOR GENERATING TEST SIGNALS, AND POISSON'S DISTRIBUTION ERROR SIGNAL GENERATOR AND GENERATING METHOD
    試験信号発生装置及び方法並びにポアソン分布エラー信号発生器及び発生方法 - 特許庁
  • METHOD OF MANUFACTURING COMPONENT INCLUDING HEAD ELEMENT PART, ITS TEST DEVICE, AND METHOD OF MANUFACTURING ELECTRONIC APPARATUS
    ヘッド素子部を備える部品の製造方法、そのテスト装置及び電子機器の製造方法 - 特許庁
  • MEASURING METHOD FOR SINGLET-OXYGEN GENERATION QUANTUM EFFICIENCY AND TEST METHOD FOR LIGHT STABILITY OF COMPOUND
    一重項酸素発生量子効率の測定方法および化合物の耐光性試験方法 - 特許庁
  • TESTING DEVICE FOR INSULATING OIL, TEST METHOD OF INSULATING OIL, AND MAINTENANCE CONTROL METHOD OF TRANSFORMER
    絶縁油の試験装置及び絶縁油の試験方法ならびに変圧器の保守管理方法 - 特許庁
  • TEST METHOD FOR DETECTING DEFECT ON MAGNETIC DISK, AND MANUFACTURING METHOD OF MAGNETIC DISK DRIVE DEVICE
    磁気ディスク上の欠陥検出のためのテスト方法及び磁気ディスク・ドライブ装置の製造方法 - 特許庁
  • REGRESSION DETERMINATION DEVICE, ITS METHOD AND ITS PROGRAM AND REGRESSION TEST SYSTEM AND ITS METHOD
    リグレッション判定装置、その方法及びそのプログラム並びにリグレッションテストシステム及びその方法 - 特許庁
  • Modify the equalsCheck test method by deleting the generated method body and adding the following println.
    生成されたメソッド本体を削除し、次の println追加することによって、equalsCheck テストメソッドを変更します。 - NetBeans
  • MULTIPLE SCAN CHAIN CIRCUIT WITH PIN SHARING, ITS TEST METHOD, AND SCAN VECTOR LOADING METHOD
    ピン共有を用いた多重スキャンチェーン回路及びテスト方法並びにスキャンベクトルローディング方法 - 特許庁
  • SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND TEST METHOD THEREFOR, AND MANUFACTURING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
    半導体集積回路装置とテスト方法及び半導体集積回路装置の製造方法 - 特許庁
  • SEMICONDUCTOR STORAGE DEVICE, AND CONTROL METHOD AND TEST METHOD OF SEMICONDUCTOR STORAGE DEVICE
    半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 - 特許庁
  • CYLINDER INNER PRESSURE LOAD TEST METHOD AND OPTIMIZING SYSTEM FOR GASKET DEVELOPMENT WORK USING THE METHOD
    シリンダ内圧負荷テスト方法及びその方法を用いたガスケット開発業務の最適化システム - 特許庁
  • TEST-WRITE-IN METHOD FOR CELL ARRAY OF SEMICONDUCTOR MEMORY, AND CIRCUIT PERFORMING THE METHOD
    半導体メモリーのセルアレイへの試験的書き込み方法およびその方法を実行する回路 - 特許庁
  • GLASS TEST PIECE FOR GAS ANALYSIS, ITS MANUFACTURING METHOD, AND GAS ANALYSIS METHOD IN GLASS USING IT
    ガス分析用ガラス試験片、その製造方法、およびそれを用いたガラス中のガス分析方法 - 特許庁
  • WIRE BONDING DEVICE, WIRE BONDING METHOD USING THE SAME AND TEST METHOD FOR SEMICONDUCTOR CHIP
    ワイヤボンディング装置およびそれを用いたワイヤボンディング方法ならびに半導体チップの試験方法 - 特許庁
  • TRANSPORT SCANNER CORRECTING METHOD AND APPARATUS AND TEST DRAFT FOR UTILIZING ITS METHOD
    トランスポートスキャナーを較正するための方法及び装置並びに該方法を利用するためのテスト原稿 - 特許庁
  • The method is the tire crack testing method for performing the crack test for a pneumatic tire 2 by using a drum tester.
    ドラム試験機を用いて空気入りタイヤ２のクラック試験を行うタイヤクラック試験方法である。 - 特許庁
  • SIGNALING METHOD VIA NOISY CHANNEL, RECEIVER, TRANSMITTER, AND TEST SYSTEM AND METHOD THEREFOR
    雑音性のチャネルを通じたシグナリング方法、受信機、送信機、並びにテストシステム及びテスト方法 - 特許庁
  • TEST METHOD OF LOAD CONNECTION OF SERVER AND RECORD MEDIUM RECORDING PROGRAM USING FOR THE METHOD
    サーバの接続負荷テスト方法及びこの方法に使用されるプログラムを記憶した記憶媒体 - 特許庁
  • DEVICE AND METHOD FOR FAULT TEST AND RECORDING MEDIUM WHERE FAULT TESTING METHOD IS RECORDED
    障害試験装置及び障害試験方法及び障害試験方法を記録した記録媒体 - 特許庁
  • To provide a current applying test method of a power cable hardly influenced by a change of the outside air temperature, capable of performing a current applying test excellently, and to provide a current applying test system of the power cable utilized for execution of the test method.
    外気温の変化に伴う影響を受け難く、良好に課通電試験を行うことができる電力ケーブルの課通電試験方法、及びこの試験方法の実施に利用される電力ケーブルの課通電試験システムを提供する。 - 特許庁
＜前へ 1 2 .... 67 68 69 70 71 72 73 74 75 .... 161 162 次へ＞

例文データの著作権について