「Test method」を含む例文一覧(8057)
＜前へ 1 2 .... 80 81 82 83 84 85 86 87 88 .... 161 162 次へ＞- GENERATING DEVICE FOR TEST PATTERN AND STROBE SIGNAL AND INSERTING METHOD FOR DELAY TIME INTO TIMING DATA
テストパターンやストローブ信号の発生装置及びタイミングデータへの遅延時間の挿入方法 - 特許庁 - RADIO COMMUNICATION TERMINAL TESTING METHOD, RADIO COMMUNICATION TERMINAL TEST SYSTEM, AND RADIO COMMUNICATION TERMINAL
無線通信端末試験方法、無線通信端末試験システム、および無線通信端末 - 特許庁 - SEMICONDUCTOR DEVICE, TEST SUBSTRATE, TESTING SYSTEM OF SEMICONDUCTOR DEVICE, AND TESTING METHOD OF SEMICONDUCTOR DEVICE
半導体装置、テスト基板、半導体装置のテストシステム及び半導体装置のテスト方法 - 特許庁 - DURABILITY TEST METHOD OF AUTOMOBILE COATING FILM AND FLEXIBLE MAGNET SHEET HAVING COATING FILM LAYER
自動車塗膜の耐性試験方法及び塗膜層を有する可とう性マグネットシート - 特許庁 - SEMICONDUCTOR TESTING APPARATUS, CONNECTING DEVICE OF SEMICONDUCTOR TEST CIRCUIT, AND METHOD FOR TESTING SEMICONDUCTOR
半導体試験装置、半導体試験回路の接続装置および半導体試験方法 - 特許庁 - PALLET, SYSTEM AND METHOD USED FOR PERSONAL COMPUTER SYSTEM TEST AND/OR SOFTWARE INSTALLATION
パ—ソナルコンピュ—タシステムの試験および、またはソフトウエアインスト—ルに使用するパレット、システムおよび方法 - 特許庁 - To obtain a semiconductor device which can accurately grasps the test temperature after assembly, and its method.
アセンブリ後のテスト温度を的確に把握できる半導体装置とそのテスト方法を得る。 - 特許庁 - TEST DATA COMPRESSION METHOD FOR SYSTEM-ON-CHIP USING RE-SEED FOR LINEAR FEEDBACK SHIFT REGISTER
線形フィードバックシフトレジスタの再シードを使用するシステムオンチップの試験データ圧縮方法 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT, AND METHOD OF GATE SCREENING TEST OF SEMICONDUCTOR INTEGRATED CIRCUIT
半導体集積回路および半導体集積回路に対するゲートスクリーニング試験の方法 - 特許庁 - To provide a new method for the specific detection and differential test of neurodegeneration.
神経変性の特異的検出および分別検査のための新たな方法を提供する。 - 特許庁 - METHOD FOR SETTING TEST MODE, MEDIUM STORING ITS PROGRAM, SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS
テストモード設定方法、そのプログラムを記憶した記憶媒体、半導体装置及び電子機器 - 特許庁 - The new method requires a thorough field test before it can be safely applied.
この新手法は，安全に適用される前に，綿密な現地試験が必要とされる。 - 英語論文検索例文集 - TEST PATTERN SIGNAL GENERATION DEVICE AND METHOD, COLORIMETRY SYSTEM, AND DISPLAY DEVICE
テストパターン信号生成装置、テストパターン信号生成方法、測色システム及び表示装置 - 特許庁 - METHOD FOR VERIFYING DISK DEFECT MANAGEMENT AREA INFORMATION AND TEST DEVICE FOR PERFORMING THE SAME
ディスクの欠陥管理領域情報検証方法及びこれを行うためのテスト装置 - 特許庁 - METHOD AND DEVICE FOR SELECTING TARGET COMPONENT IN TEST WITH LIMITED ACCESS
アクセスを制限したテストにおいて目標コンポ—ネントを選択するための方法及び装置 - 特許庁 - METHOD AND APPARATUS FOR ESTIMATING NECESSARY LIFE DIFFERENCE OF SIGNIFICANT DIFFERENCE DETERMINATION IN ACCELERATED TEST
加速試験における有為差判断の必要寿命差見積もり方法および装置 - 特許庁 - To provide a method and a device for facilitating the test and maintenance of a data communication line.
データ通信回線のテスト及び保守を容易にする方法及び装置を提供する。 - 特許庁 - SHOCK ABSORBER TO BE USED IN MDB TEST AND ITS FORMING METHOD
ＭＤＢ試験に用いる衝撃吸収体およびその衝撃吸収体の形成方法 - 特許庁 - CHARGED PARTICLE BEAM APPARATUS AND TEST PIECE INFORMATION DETECTION METHOD USING THE SAME
荷電粒子ビーム装置及び荷電粒子ビームを用いた試料情報検出方法 - 特許庁 - EMBEDDED MCU WHICH CAN BE TESTED AT HIGH SPEED WITH MEMORY EMULATION MODULE, AND TEST METHOD THEREFOR
メモリエミュレーションモジュールを用いて高速でテストできるエンベデッドＭＣＵ、及びそのテスト方法 - 特許庁 - CALCULATION METHOD FOR ALLOWABLE STRESS AND SETTLEMENT OF IMPROVED GROUND MAKING USE OF SOUNDING TEST
サウンディング試験を用いた改良地盤の許容応力度と沈下量の算定法 - 特許庁 - METHOD FOR PRODUCING TEST PATTERN, INFORMATION PROCESSOR, INTEGRATED CIRCUIT TESTING SYSTEM, PROGRAM AND RECORDING MEDIUM
テストパターン生成方法、情報処理装置、集積回路試験システム、プログラム、記録媒体 - 特許庁 - INTER-STATION TEST PERFORMANCE METHOD APPLIED TO RING NETWORK SYSTEM, AND THE RING NETWORK SYSTEM
リング状ネットワークシステムにおける局間テスト実施方法及びリング状ネットワークシステム - 特許庁 - SACRIFICIAL TEST PIECE FOR MONITORING LONG-TERM STRESS INTENSITY OF STRUCTURE AND METHOD FOR USING THE SAME
構造物の長期応力度モニタリングのための犠牲試験片及びその使用方法 - 特許庁 - EVALUATION METHOD FOR BIOLOGICAL EFFECT OF TEST MATERIAL USING GENE EXPRESSION OF ASCIDIAN AS INDEX
ホヤの遺伝子発現を指標とした被検物質の生物学的影響の評価法 - 特許庁 - To provide a system and method for the efficient implementation of a complex exercise test.
複雑なエクササイズテストを効率よく実施するためのシステム及び方法を提供する。 - 特許庁 - This invention provides also the measuring instrument having the test strip pressing member and a using method therefor.
さらにテストストリップ押圧部材を有する計測器とその使用方法が提供される。 - 特許庁 - To provide a test board and a testing method which enables high-speed testing, using simple configuration.
簡単な構成で高速試験を可能にしたテスト基板とテスト方法を提供する。 - 特許庁 - To provide a method and an apparatus for detecting a state of a circuit under test, capable of simply modeling the state of the circuit under test and easily evaluating the state of the circuit under test.
被テスト回路の状態を簡単にモデル化することができ、被テスト回路の状態を容易に評価することができる被テスト回路の状態検出方法及び状態検出装置を提供すること。 - 特許庁 - To provide a memory test device and a memory test method which enable parts where quality decision can be omitted to be set individually for each memory to be tested in parallel and thereby shortening the test time.
並列に試験される被試験メモリ毎に良否判定を省略する箇所を個別に設定可能とすることで、試験時間の短縮を図ることができるメモリ試験装置及び方法を提供する。 - 特許庁 - To provide a method for test program generation, an apparatus thereof and a test apparatus for semiconductor integrated circuit, equipped with the apparatus capable of efficiently generating a test program, without requiring complex operations.
煩雑な作業を必要とせず効率的に試験プログラムを生成することができる試験プログラム生成方法及び装置並びに当該装置を備える半導体集積回路試験装置を提供する。 - 特許庁 - To provide a test piece and its manufacturing method which enables insulation deterioration to be clearly observed in time, without destroying the test piece structure in an insulation evaluating test between inner layers.
内層回路間の絶縁性評価試験において、絶縁劣化現象を、試験片を構造破壊せず、かつ経時的に、明瞭に観察できる試験片及びその作成方法を提供する。 - 特許庁 - To provide an integrated circuit apparatus which has a ferroelectric memory and of which the test time can be shortened, and a test method therefore in a test in which stress voltage is applied to a ferroelectric capacitor.
強誘電体キャパシタにストレス電圧を与える試験において、試験時間を短縮することができる強誘電体メモリを有する集積回路装置及びその試験方法を提供する。 - 特許庁 - To provide an operation test method of a portable terminal and an operation test system of the portable terminal that can surely confirm display image of the portable terminal, after executing an operation test of the portable terminal.
携帯端末の表示画像を、携帯端末の動作試験の実施後に確実に確認できる携帯端末の動作試験方法及び携帯端末の動作試験システムを提供すること。 - 特許庁 - A detected violation place is corrected based on the correction method selected in response to a priority degree, and the test result is stored by performing the test by retransmitting the corrected program to the test means.
そして、検出された違反箇所を、優先度に応じて選択された修正方法に基づいて修正し、修正されたプログラムを再びテスト手段に送信してテストを行ってテスト結果を記憶する。 - 特許庁 - To provide a processor, a memory test method, and a memory test system capable of an operation test of a built-in data memory by a passage similar to a case of making access to the built-in data memory at ordinary operation time (command executing time).
通常の動作時（命令実行時）に内蔵データメモリにアクセスする場合と同様の経路により内蔵データメモリの動作テストが可能なプロセッサ、メモリテスト方法、メモリテストシステムを提供する。 - 特許庁 - To provide a test device and a test method for semiconductor memory, in which capacity of fail memories required for relieving analysis of a semiconductor memory is reduced and of which the test cost is reduced.
半導体メモリの救済解析に必要とされるフェイルメモリの容量を削減し、半導体メモリの試験コストを低減することができる半導体メモリの試験装置及び試験方法を提供する。 - 特許庁 - To provide an automatic testing apparatus for a remote monitoring control device and a testing method in which a test is enabled with a little job-site handling personnel and test procedures or test data can be prepared.
少ない現場対応要員で試験が可能であり、予め試験手順や試験データを準備できることのできる遠方監視制御装置の自動試験装置と試験方法を提供すること。 - 特許庁 - To improve test efficiency as a whole by detecting early a defective product in a test process in a test method for a system LSI incorporating a plurality of semiconductor memories each having a redundancy relieving function.
冗長救済機能を有する複数の半導体メモリを混載したシステムＬＳＩの検査方法において不良品を検査工程にて早期に発見し、全体として検査効率を向上する。 - 特許庁 - In this method, an appearance of a test patch which is printed by an image forming system after the test patch is stabilized, is predicted by applying a transfer function to the color of the test patch newly printed.
本発明による方法は、新たに印刷されたテストパッチのカラーに伝達関数を適用することによって、画像形成システムにより印刷されたテストパッチの安定後の外観を予測する。 - 特許庁 - To provide a material strength testing device and a material strength test method capable of testing a plurality of test pieces simultaneously, and acquiring accurate data of each test piece.
複数の試験片を同時に試験することができるとともに、試験片ごとの正確なデータを取得することができる材料強度試験装置および材料強度試験方法を提供する。 - 特許庁 - To provide a reliability testing device and a reliability test method capable of performing a reliability test in a comparatively short time at low cost, and having a small error of an estimated value based on the test result.
信頼性試験を比較的短時間で低コストに行うことができ、また、試験結果に基づく推定値の誤差が少ない信頼性試験装置および信頼性試験方法を提供すること。 - 特許庁 - To provide a method for specifying a tissue fusion system in a test executed before the system is used in surgical operation and automatically executing the test as a part of the starting procedure of self test when turning on a power supply.
システムを外科手術に使用する前に実施する試験で特定され、電源投入時自己診断などの起動手順の一部として自動で試験を実施する方法を提供する。 - 特許庁 - To provide a semiconductor test apparatus and a method therefor capable of accurately and meticulously applying conforming article/nonconforming article discrimination to semiconductor chips formed on a substrate, which cannot be attained only by an electric selection test for discriminating whether or not a test specification is satisfied.
基板に形成された半導体チップについて、試験スペックを満たすか否かを判定する電気的選別試験のみでは得られない正確且つきめ細かな良品／不良品判定を行う。 - 特許庁 - To provide a memory test method by which the number of processes required for a test of a ROM and a RAM can be reduced, test time can be shortened, the required number of elements can be reduced and costs can be saved.
ＲＯＭ及びＲＡＭの試験に必要な工程数を減らし、試験時間を短縮することができ、必要な要素数を減らし、費用を低減することができるメモリ試験方法を提供する。 - 特許庁 - To provide an anti-robot test system, an anti-robot test method and an anti-robot test server for making it more difficult to execute any troublesome act due to "Bot" having a function which recognizes visible information.
可視情報を認識する機能を有する「ボット」による迷惑行為の実施をより困難にするアンチロボットテストシステム、アンチロボットテスト方法及びアンチロボットテストサーバを提供することを目的とする。 - 特許庁 - To provide a memory test method for a semiconductor integrated circuit in which a testing cost is reduced without providing an exclusive circuit for a memory test to perform a self-test of a memory incorporated in a semiconductor integrated circuit.
半導体集積回路に内蔵されたメモリの自己テストのためにメモリテスト専用回路を設けることなく、低コスト化を図った半導体集積回路のメモリテスト方法を提供する。 - 特許庁 - To provide a semiconductor test circuit for remarkably reducing an amount of a scanning test pattern and shortening a full scanning test time by modifying the constitution of an inside scanning chain at any time without increasing a test terminal and remarkably shortening a once-scanning shift action period in an LSI full scanning design, and to provide its test method.
ＬＳＩのフルスキャン設計において、テスト端子を増加させずに、内部スキャンチェーンの構成を随時変更し、１回のスキャンシフト動作期間の大幅な短縮を行うことで、スキャンテストパターン量の大幅な削減とフルスキャンテスト時間の短縮を可能とする半導体テスト回路及びそのテスト方法を提供する。 - 特許庁 - To provide a bending test device and a bending test method in which a light-weight and compact loading jig can be used, a test piece can be easily aligned against and welded to the loading jig, the test piece is free from twist during transportation, etc., and only a pure bending moment is imparted to the test piece.
本発明は、軽量、コンパクトな載荷治具が使用でき、試験体と載荷治具との芯出し及び溶接も容易であり、運搬時等に試験体にねじれが発生することもなく、且つ試験体に純粋な曲げモーメントのみを付与させることが可能な曲げ試験装置および曲げ試験方法を提供することを目的とする。 - 特許庁 - To provide a service providing method and system for speeding up a water quality test, and for reducing test costs by excluding any accessory task from the task of a test institute, and for improving the accuracy of the test by making the test institute dedicate itself to its original task.
試験機関の業務から上述した付随的業務を排除することで、水質試験の迅速化、試験コストの削減を図るとともに、試験機関には本来の業務に専念させることで、試験の確実性を向上させることが可能なサービス提供方法及びサービス提供システムを提供することにある。 - 特許庁
- ©Copyright 2001~2026 , GIHODO SHUPPAN Co.,Ltd. All Rights Reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
