「array chip」を含む例文一覧(684)
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 13 14 次へ＞- When the laminated chip package 1 is manufactured, a semiconductor wafer is processed, a plurality of semiconductor chip scheduled parts arranged in an array are formed, one or more grooves extending so as to neighbor at least one semiconductor chip scheduled part are formed, an insulating layer is formed so as to fill in the groove; and further, a plurality of electrodes are formed and a fundamental structure is manufactured.
積層チップパッケージ１を製造する際には、半導体ウェハを処理して、配列された複数の半導体チップ予定部を形成し、少なくとも１つの半導体チップ予定部に隣接するように延びる１以上の溝を形成し、この溝を埋めるように絶縁層を形成し、更に複数の電極を形成して、基礎構造物を作製する。 - 特許庁 - By making the width of each waveguide 35a of the array waveguide 35 in the AWG circuit 30 different from the width of each waveguide 45a of the array waveguide 45 in the AWG circuit 40, two distributions of polarization dependency PDλ of the central wavelength can be formed in one chip.
ＡＷＧ回路３０におけるアレイ導波路３５の各導波路３５ａの幅とＡＷＧ回路４０におけるアレイ導波路４５の各導波路４５ａの幅とを異ならせることにより、１チップに、中心波長の偏波依存性ＰＤλの分布が２つできる。 - 特許庁 - In some embodiments, the interconnect layer may include an array of bonding interconnects 104A configured to provide electrical communication between the chip and a printed circuit board and reinforcement interconnects 104B arranged around an outermost row of the array of bonding interconnects.
一部の実施形態において、相互接続層は、前記チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクト１０４Ａのアレイと、該結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクト１０４Ｂとを含み得る。 - 特許庁 - The position and dimensions of the probe array and chamber are determined so that each reaction chamber that is properly positioned on each probe array has the introduction and discharge ports and is relatively formed when the upper member and sensor chip are accurately aligned for combining.
プローブアレイとチャンバの位置並びに寸法は、前記上部部材とセンサーチップとを正確に位置合わせして組合わせた時、各プローブアレイ上に正しく位置付けられたそれぞれの反応室が導入口と排出口を備えて相対的に形成されるように決められている。 - 特許庁 - As the light emitting element array chip 1 with a select signal (high level) in common with anodes a, c of the switching device S entered can emit light, the time-shared driving sharing the light emitting signal (high level) and a gate signal (low level) between a plurality of light emitting element array chips 1 is provided.
スイッチデバイスＳのアノードａ，ｃに共通のセレクト信号（ハイレベル）が入力されている発光素子アレイチップ１を発光させることができるので、発光信号（ハイレベル）およびゲート信号（ローレベル）を複数の発光素子アレイチップ１間で共用する時分割駆動が実現できる。 - 特許庁 - The on-chip bypass capacitor includes at least two capacitor arrays, each capacitor array includes a primary layer which couples at least two capacitor arrays in series, each capacitor array includes a plurality of capacitors, and each of the plurality of capacitors includes a secondary layer which couples a plurality of capacitors in parallel.
オンチップバイパスキャパシタは、少なくとも二つのキャパシタアレイを含み、各キャパシタアレイは少なくとも二つのキャパシタアレイを直列に連結する第１層を含み、各キャパシタアレイは複数のキャパシタを含み、複数のキャパシタのそれぞれは複数のキャパシタを並列で連結する第２層を含む。 - 特許庁 - The soluble microneedle array chip is prepared by mixing, at an appropriate ratio, sodium chondroitin sulfate showing high resistance to dryness and dextran showing resistance to humidity to form a soluble microneedle array having high strength in high humidity and high dryness.
乾燥に強い耐性を示すコンドロイチン硫酸ナトリウムと湿度に耐性を示すデキストランとを適切な比率で混合した溶解性マイクロニードル・アレイ・チップとすることにより、高湿度および高乾燥のいずれの条件においても高い強度を有する溶解性マイクロニードル・アレイを見い出すことができた。 - 特許庁 - Since the light emitting element array chip 1 wherein a common selection signal is inputted to anodes (as) of the switching thyristors S can be emitted, time division driving for sharing a light emitting signal and a control signal between a plurality of light emitting element array chips 1 can be achieved.
スイッチ用サイリスタＳのアノードａｓに共通の選択信号が入力されている発光素子アレイチップ１を発光させることができるので、発光信号および制御信号を複数の発光素子アレイチップ１間で共用する時分割駆動を実現することができる。 - 特許庁 - Relating to the second optical module 12B, a process circuit chip 123B is mounted on the second relay substrate 122B, a light receiving element array 121 is mounted on the process circuit chip 123B, and the second relay substrate 122B is electrically connected to the first substrate 10 by way of the solder ball 125.
第２の光モジュール１２Ｂは、第２の中継基板１２２Ｂ上に処理回路チップ１２３Ｂを実装し、処理回路チップ１２３Ｂ上に受光素子アレイ１２１を実装し、第２の中継基板１２２Ｂを半田ボール１２５を介して第１の基板１０に電気的に接続したものである。 - 特許庁 - The cell culture chip 10 is constituted so as to put the seed cells in dispersed culture mediums and embed the seed cells on a substrate surface 10a and culture the seed cells, and the chip 10 is equipped with cell culture cells 11 regularly arranged in an array shape or honeycomb shape on the substrate surface 10a.
種細胞を分散させた培養液中に載置されその基板表面１０ａ上に前記種細胞を着床させて培養する細胞培養チップ１０であって、基板表面１０ａ上にアレイ状やハニカム状等に規則配列された細胞培養セル１１を備える。 - 特許庁 - The optical waveguide module is provided with an optical waveguide chip 9 which has an optical waveguide circuit having the light transmission characteristic changed by at least the temperature, like an array waveguide type diffraction grating and a temperature control module 8 which has a heating function to control the temperature of the optical waveguide chip 9.
例えばアレイ導波路型回折格子等の、少なくとも温度によって光透過特性が変化する光導波路回路を有する光導波路チップ９と、発熱機能を有して光導波路チップ９の温度を調節する温度調節モジュール８とを設ける。 - 特許庁 - Relating to the first optical module 12A, a drive circuit chip 123A is mounted on a first relay substrate 122A, a light emitting element array 120 is mounted on the drive circuit chip 123A, and the first relay substrate 122A is electrically connected to the first substrate 10 by way of a solder ball 125.
第１の光モジュール１２Ａは、第１の中継基板１２２Ａ上に駆動回路チップ１２３Ａを実装し、駆動回路チップ１２３Ａ上に発光素子アレイ１２０を実装し、第１の中継基板１２２Ａを半田ボール１２５を介して第１の基板１０に電気的に接続したものである。 - 特許庁 - To provide highly reliable multilayer circuit wiring board mounting a semiconductor chip and semiconductor package mounting a semiconductor chip by preventing concentration of stress on the outermost solder ball in a solder ball array.
本発明の課題は、半導体チップを搭載する多層回路配線基板及び半導体チップを搭載した半導体パッケージにおいて、半田ボールアレイの最も外側の半田ボールへの応力集中を防ぎ、信頼性の高い多層回路配線基板及び半導体パッケージを提供することである。 - 特許庁 - A flexible printed wiring board 10 is constituted by forming the wiring pattern 12, electrically connected to a semiconductor bare chip 21 via a bump array, on a prescribed base material 11, and providing a short-circuit preventing overcoat layer 13 to a mounting region where the semiconductor bare chip 21 is mounted.
フレキシブルプリント配線基板１０は、バンプアレイを介して半導体ベアチップ２１が電気的に接続された配線パターン１２が所定のベース材１１上に形成されているとともに、半導体ベアチップ２１を実装する実装領域にショート防止用のオーバーコート層１３が設けられて構成される。 - 特許庁 - Furthermore, the microwell array chip has a plurality of the micowells of which the each contains one of the test lymphocyte and is used in detecting the antigen-specific lymphocyte in such a manner that the antigen is added to each of the microwells to stimulate the cell and the cell which reacts with the antigen is detected.
このマイクロウェルアレイチップの各マイクロウェルに抗原を添加し、細胞を刺激し、抗原に反応する細胞を検出することを含む、抗原特異的リンパ球の検出方法。 - 特許庁 - The inkjet recording head has both an orifice plate 101 which keeps an array of both a plurality of nozzles for ejecting an ink and a plurality of ejection energy generating means which generate an ejection energy and a chip tank 107 which stores the ink.
インクを吐出するための複数のノズルと吐出エネルギを発生する吐出エネルギ発生手段とを複数配列したオリフィスプレート１０１と、インクを収納するチップタンク１０７とを有する。 - 特許庁 - To provide an effective and cost-effective manufacturing process and a device making use of the result of a new development to make it possible to position a chip by a three-dimensional array on a printed circuit substrate.
チップをプリント回路基板上に３次元アレイで配置することを可能にする新しい開発の結果を利用する、効率的および費用効果的な製造プロセスおよび装置を提供すること。 - 特許庁 - To provide a light emitting element array chip and an optical printer head using the same in which a clear image can be formed by irradiating a photosensitive body with light of specified shape and intensity from each light emitting element.
各発光素子の発する光を所定の大きさ、強度で感光体に照射して、鮮明な画像を形成することが可能な発光素子アレイチップ及びそれを用いた光プリンタヘッドを提供する。 - 特許庁 - To provide an LED lighting device capable of having uniform orientation characteristics generating no streak in light, even if a thickness variation (streaks) in a width direction exists on a cover for covering an LED chip array along a longitudinal direction.
ＬＥＤチップアレイを覆うカバーに、幅方向の厚みむら（スジ）が長手方向に沿って存在しても、配向特性がほぼ一様で光にスジが発生しないＬＥＤ照明装置を提供する。 - 特許庁 - To effectively cool a module at an inexpensive cost, when the module is made into a circuit board on which a bear chip is directly assembled and the module is assembled on the circuit board by a ball grid array to make a compound circuit board.
ベアチップを直接実装する回路基板を一つのモジュールとし、該モジュールをボールグリットアレイにより回路基板に実装して複合回路基板とする際、モジュールを低コストで効果的に冷却すること。 - 特許庁 - The passivation layer has partially absorbing properties, and the transmittance to the radiation emitted from the array of the semiconductor layers during the operation of the semiconductor chip, can be adjusted during the manufacturing period of the passivation layer.
パシベーション層は部分吸収性であり、ここで半導体層列から半導体チップの作動中放出される放射に対する透過度がパシベーション層の製造期間に調整設定可能である。 - 特許庁 - The image data are read out from the memory element after passage of (value of the multiple of the integer)×(one line time) from the initial data writing time so as to be outputted to the odd-numbered (or even-numbered) light emitting element array chip.
前記メモリ素子から、最初のデータが書き込まれた時刻より（整数倍の値）×（１ライン時間）の時間後に画像データを読み出し、奇数番目（または偶数番目）の発光素子アレイチップヘ出力する。 - 特許庁 - This array can detect the liquid leakage by spotting a probe also in a region where a partition for partitioning each section comes into contact with a bio-chip and by using the probe as a liquid leakage detection probe.
より詳しくは、各区画を区切る仕切りとバイオチップが接する領域にもプローブをスポットし、そのプローブを液漏れ検知プローブとして利用することで液漏れを検知することができるアレイに関する。 - 特許庁 - To provide an embedded ball grid array substrate in which a core layer includes a cavity in which a semiconductor chip is mounted to reduce the thickness, and its manufacturing method.
コア層に空洞（ｃａｖｉｔｙ）を形成し、形成された空洞に半導体チップを内装して、厚さを減らすことができるようにした埋め込みボールグリッドアレイ基板及びその製造方法を提供する。 - 特許庁 - To provide a self-scan type light emitting element array chip which is used in an optical writing head operable with a small number of external wiring, can light a plurality of emission points, and can interrupt writing of data in the halfway.
少ない外部配線で動作可能な光書込みヘッドに用いられる、複数点灯可能で、途中でデータの書込みを中断できる構造の自己走査型発光素子アレイチップを提供する。 - 特許庁 - To provide an LED array chip, the light-emitting sections of which do not make large light quantity fluctuate, even when the sections are arranged at a high density by reducing the shape variations of the contact sections of individual electrodes respectively connected to diffusion regions.
拡散領域と接続される個別電極のコンタクト部の形状ばらつきを小さくし、発光部を高密度に配列しても、光量ばらつきの小さいＬＥＤアレイチップを提供する - 特許庁 - To provide a high-voltage ball grid array (BGA) package that protects a semiconductor chip from being damaged by static electricity, a manufacture of a heat spreader for a high voltage BGA package, and a heat spreader for a high voltage BGA package.
静電気による半導体チップの損傷を防止する高電圧ＢＧＡパッケージ、高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法及び高電圧ＢＧＡパッケージ用ヒートスプレッダーを提供する。 - 特許庁 - To provide an inexpensive chip substrate for a DNA array capable of immobilizing a DNA and a protein by a stable chemical bond, having high quality and performance, and easy in an immobilization operation.
ＤＮＡやタンパク質を安定な化学結合により固定化することが可能であり、高い品質と性能を有し、しかも低廉で、固定化操作が簡易なＤＮＡアレイ用のチップ基板の提供。 - 特許庁 - On an LSI chip, an interconnection for wiring patterns on a gate array IC 11 side and on a macro cell 12 side is disposed and wired automatically by data which depends on different CAD grids.
ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続は、互いに異なるＣＡＤグリッドに依存したデータにより自動配置配線される。 - 特許庁 - In one array waveguide grating chip 10, two AWG (Arrayed Waveguide Grating) circuits 30 and 40 having input waveguides 31_1 to 31_3 and output waveguides 33_1 to 33_n are formed, respectively.
アレイ導波路格子チップ１０では、入力導波路３１_１〜３１_３と出力導波路３３_１〜３３_ｎとをそれぞれ有するＡＷＧ回路３０、４０が１チップに２回路形成されている。 - 特許庁 - To provide an array type semiconductor laser apparatus that reduces influence due to thermal interference in a plurality of aligned semiconductor laser chips, and can secure thermal uniformity in each semiconductor laser chip.
配列された複数の半導体レーザチップにおける熱干渉の影響を低減し、各半導体レーザチップの熱均一性を確保することが可能なアレイ型半導体レーザ装置を提供する。 - 特許庁 - To provide a method for more easily and surely obtaining a biological sample brought into a specific microwell using a microwell array chip while avoiding the contamination of biological samples brought into other microwells.
マイクロウェルアレイチップを用い、特定のマイクロウェルに導入された生物試料を、他のマイクロウェルに導入された生物試料の混入を回避しつつより簡易にかつ確実に取得する方法を提供する。 - 特許庁 - The micro lens and the photo diode are repeatedly formed together with a color filter and a CMOS circuit element on a semiconductor chip as an array form constituted of such elements, and provides the image sensor.
マイクロレンズ及びフォトダイオードは半導体チップ上のカラーフィルタ及びＣＭＯＳ回路要素と共にこのような要素からなるアレイの形態で反復形成しイメージセンサーを提供することが可能である。 - 特許庁 - This information processing system configured of a plurality of chips is configured as an information processing system module in which those chips are laminated and arranged, and wired by ball grid array (BGA) or inter-chip bonding.
これら複数のチップからなる情報処理システムを、各チップが相互に積層して配置され、ボールグリッドアレイ(BGA)やチップ間のボンディングによって配線された情報処理システム・モジュールとして構成する。 - 特許庁 - Chapter 4, Scanning the Source Code, explains how you can feed this book through an optical scanner and regenerate the exact source code needed to build the software and the specialized gate array chip that we designed.
第４章 ソースコードのスキャンでは、この本を光学式のスキャナに通して、われわれの設計したソフトと、専用ゲートアレイチップをつくるためのソースコードを正確に再現する方法を説明している。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - Among a specific signal wiring group included in the signal wiring, the length of the longest signal wiring that becomes largest when assuming that the center 31 of the semiconductor chip 11 and the center 34 of the signal ball array do not deviate, and becomes smaller than that in the assumed case that the centers do not deviate, because the center 34 of the signal ball array are displaced from the center 31 of the semiconductor chip 11.
信号配線１６に含まれる特定の信号配線グループの内で、半導体チップ１１の中心３１と信号ボールアレイの中心３４とがずれていないと仮想した際に最長となる最長信号配線の長さが、信号ボールアレイの中心３４が半導体チップ１１の中心３１からずれていることによって、ずれていないと仮想した場合よりも短くなっている。 - 特許庁 - An optical waveguide chip 9 having an optical waveguide circuit such as an array waveguide grating having the transmittance characteristics variable by at least temperature, a temperature detecting element 30 to detect the temperature of the optical waveguide chip 9, and a temperature control module 8 to control the temperature of the optical waveguide chip 9 based on the detected temperature of the temperature detecting element 30 are fabricated.
アレイ導波路回折格子等の、少なくとも温度によって光透過特性が変化する光導波路回路を有する光導波路チップ９と、光導波路チップ９の温度を検出する温度検出素子３０と、温度検出素子３０の検出温度に基づき光導波路チップ９の温度を調節する温度調節モジュール８とを設ける。 - 特許庁 - The micro lens array 100 functions as a lens for an illuminating system for limiting the diffusion of the light beam emitted from the LED chip 36, and a theoretical object plane 102 when the light beam is image-formed on an exposure drum 14 is illuminated with the light beam having homogeneous shape and profile through the micro lens array 100.
マイクロレンズアレイ１００は、ＬＥＤチップ３６から出射される光ビームについて拡がりの制限等をする照明系のレンズであり、光ビームを露光ドラム１４上に結像させるときの理論的な物体平面１０２に、均質な形状かつ均質なプロファイルの光ビームを照明する。 - 特許庁 - In a manufacturing method of a lightemitting diode array for dicing along a dicing line formed between respective arrays of the light emitting diode array, half cut 7 by dicing is previously carried out from the rear face of a wafer in the case of dicing the Y-axis of the chip, and full dicing 8 is carried out from the front face of the wafer after this.
ウェハ上に多数形成された発光ダイオードアレイの各アレイ間に形成されたダイシングガイドに沿ってダイシングする発光ダイオードアレイの製造方法において、チップのＹ軸のダイシングに際し、予めウェハ裏面よりダイシングによるハーフカット７を行い、その後ウェハ表面からフルダイシング８を行うことを特徴とする。 - 特許庁 - An adhesive image sensor of an embodiment is composed of: a lens holder which is long in a main scanning direction; a lens array held by the lens holder; a light source provided in parallel to the lens array; and a sensor substrate which is loaded with a sensor chip on a sensitive surface side and mounted with the lens holder and the light source.
実施形態の密着型イメージセンサは、主走査方向に長いレンズホルダと、前記レンズホルダに狭持されるレンズアレイと、前記レンズアレイと並行して設けられる光源と、感応面側にセンサチップが実装されと共に、前記レンズホルダと前記光源とが取り付けられるセンサ基板とで構成される。 - 特許庁 - The ball grid array package is characterized by having solder balls for soldering directly with a mother board on an interposer substrate of a ball grid array mounting an LSI, and a solder ball which is connected directly to an electrode terminal of a chip component mounted on the mother board and which has a diameter smaller than that of each of the solder balls.
ＬＳＩを搭載したボールグリッドアレイのインターポーザ基板において、マザーボードと直接はんだ接続するためのはんだボール、および、マザーボード上に搭載されたチップ部品の電極端子に直接接続されるための、前記ハンダボールよりも小径なハンダボールを有することを特徴とするボールグリッドアレイパッケージ。 - 特許庁 - Fixed data can be stored previously in a non-volatile region by constituting arbitrarily the number of transistors of a floating gate type for one bit by the number of contacts, the memory array can be also used for a mask ROM storing the loader program or the like, then the non-volatile memory array in which the chip area is reduced can be realized.
１ビットに対するフローティングゲート型トランジスタ数をコンタクト数により任意に構成することによって、あらかじめ不揮発性領域内に固定データを格納することができ、ローダプログラム等を格納したマスクＲＯＭに兼用することができてチップ面積を削減した不揮発性メモリアレイを実現することができる。 - 特許庁 - The opposed substrate 20 is provided with pixel array connection pads 22s, 22a, 22d arrayed on one surface side so as to correspond to an end part of each signal wire, and an IC chip 26 connected with each pixel array connection pad 22s, 22a, 22d through pulling-around wires 23s, 23a, 23d are mounted on the other surface side.
対向基板２０は、一面側に上記各信号線の端部に対応するように画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが配列され、他面側に引き回し配線２３ｓ、２３ａ、２３ｄを介して、各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄに接続されたＩＣチップ２６が搭載されている。 - 特許庁 - Emission of each light emitting element 3 is set such that the comparison results of a specified characteristic value for a light emitting element 3 in the vicinity of the end of each light emitting element array chip 2 are larger or smaller than the comparison results for other parts.
各発光素子アレイチップ２の端部近傍の発光素子３に対して、所定の特性値の比較結果が他の部分より大きくまたは、小さくなるように各発光素子３の発光量を設定する。 - 特許庁 - To provide a ball grid array substrate provided with a window in which a window is formed in a core material without using a core material of a thin plate, and a semiconductor chip is built in the window to reduce the thickness of a package, and to provide a manufacturing method for it.
薄板のコア材を使用せず、コア材にウィンドウを形成し、その中に半導体チップを内蔵してパッケージの厚さを減らした、ウィンドウを備えたボールグリッドアレイ基板およびその製造方法を提供する。 - 特許庁 - To provide a manufacturing method or the like of a light-emitting element array chip capable of preventing resin from protruding in molding, also simply releasing a mold, and effectively producing in a simple structure.
成形時の樹脂のはみ出しを防止すると共に成形型の離型を簡単に行うことができ、簡単な構成で効率よく生産を行うことができる発光素子アレイチップの製造方法等を提供する。 - 特許庁 - The data-system bonding pads that the memory chips connected by data-system wiring lines correspond to are so arrayed that the memory chips are alternately different from an array of the plurality of data-system bonding pads of the data processor chip.
データプロセッサチップの複数のデータ系ボンディングパッドの配列に対してデータ系配線で接続されるメモリチップの対応するデータ系ボンディングパッドの配列は順次メモリチップが交互に相違する配列とされる。 - 特許庁 - To provide a light emitting element array by forming a driving circuit in a chip and separately driving a DC current for supplying power to light emitting elements and a drive signal for specifying light emission/non-emission of each light emitting element.
チップ内に駆動回路を設け、発光素子に電力を供給する直流電流と、発光素子の発光／非発光を指定する駆動信号とを分離して動作させるようにした発光素子アレイを提供する。 - 特許庁 - To provide a method of manufacturing a light-emitting element array chip, and the like, in which high precision is achieved with respect to thickness, protrusion of a transparent resin is suppressed and a micro-lens including a suitable pattern can be formed in a light emitting element.
厚さに対し高い精度を有し、また透明樹脂のはみ出しを抑制して適切なパターンを有するマイクロレンズを発光素子に形成することができる発光素子アレイチップの製造方法等を提供する。 - 特許庁 - A thermal interference resistance among lasers is made higher than a thermal resistance from the laser array chip 48 to the heat sink 42 by the trenches 54 and 58, and therefore the heat radiation efficiency is improved and a variation in the quantity of light among lasers is suppressed.
トレンチ５４、５８により、レーザアレイチップ４８からヒートシンク４２までの間の熱抵抗よりも各レーザ間の熱干渉抵抗が高くなるため、放熱性が向上し各レーザ間の光量変動が抑制される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
