「array chip」を含む例文一覧(684)
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 13 14 次へ＞- A plurality of terminal pads 27 for mounting an IC chip 31 are provided on a main surface 12 of a coreless wiring board 10, and a plurality of pads 41 for BGA (ball grid array) for electrical connection with an external board are provided on a rear surface 13.
コアレス配線基板１０の主面１２上には、ＩＣチップ３１を搭載するための複数の端子パッド２７が設けられるとともに、裏面１３上には外部基板との電気的接続を図るための複数のＢＧＡ用パッド４１が設けられている。 - 特許庁 - In the light emitting array chip 22 with light emitting parts 27 comprising a plurality of light emitting elements arranged in line, a distance between light emitting parts 27 near both ends in a light emitting part arrangement direction is larger than a distance between light emitting parts near the center in the light emitting part arrangement direction.
ライン状に配設された複数の発光素子からなる発光部２７を備えた発光素子アレイチップ２２で、発光部配列方向における両端付近の発光部２７の間隔が、発光部配列方向における中央付近の発光部の間隔より広い。 - 特許庁 - The adhesive sheet for dicing is ideally used for the manufacturer, or the like of the electronic component for dicing a sealing resin package sealed by an epoxy resin, concretely an electronic component assembly, such as a ball grid array (BGA), a chip-size package (CSP), a stack memory module, and a system on module.
ダイシング用粘着シートは、エポキシ樹脂で封止された封止樹脂パッケージ、具体的にはボール・グリッド・アレイ（ＢＧＡ）、チップ・サイズ・パッケージ（ＣＳＰ）、スタック・メモリー・モジュール、システム・オン・モジュール等の電子部品集合体をダイシングする電子部品の製造等に好適に用いられる。 - 特許庁 - To provide a gallium nitride light emitting diode for flip-chip bonding that secures sufficient area for bonding while optimizing the electrode array of a light emitting diode, and improves luminance and reliability, and also to provide its manufacturing method.
本発明は発光ダイオードにおける電極配列を最適化しながらボンディングのための充分な面積を確保でき、輝度及び信頼性を向上させることのできるフリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法に関するものである。 - 特許庁 - To prevent pecking by sharingly supporting at a plurality of required points the top surface of a die by post means, in accordance with a piercing pattern for each thin substrate of a laminated ceramic substrate for mounting high density IC chips such as BGA (ball grid array) and CSP (chip size package).
ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ・サイズ・パッケージ）等の高密度化するＩＣチップを搭載するセラミックス積層基板の各薄肉基板に穿孔パターンに応じて、ダイのトップ面所要位置複数箇所をポスト手段で分担して支承してペッキングを防止する。 - 特許庁 - The wiring of the base 10, which is electrically connected to the chip 11 for mounting, is connected to external electrodes 2 formed in an array-like manner on the bottom of the base 10, and the electrodes 2 are arranged in rows at unequal intervals along the row direction.
また、半導体チップと電気的に接続されている複数の外部電極が等間隔に配置された外部電極の列が行方向に複数配置された半導体装置において、前記外部電極の各列の外部電極の数を異ならせる。 - 特許庁 - To supply an appropriate clock pulse whose voltage drop and deterioration of a voltage waveform are reduced as much as possible to respective unit cells which constitute an image pickup region in a two-dimensional array shape without enlarging a chip size in a CMOS-type solid-state image pickup device.
例えばＣＭＯＳ型の固体撮像装置において、撮像領域部を２次元アレイ状に構成する各単位セルに、電圧降下及び電圧波形の劣化を極力低減した適正なクロックパルスを、チップサイズを拡大させることなく供給する。 - 特許庁 - The oligomer array chip has a substrate, a main array on the substrate including a plurality of subarrays aligned in rows, wherein each of subarrays includes a plurality of spots arranged in a matrix, and a plurality of oligomer probes having a sequence and including the plurality of oligomer probes deposited onto the corresponding spot out of the plurality of spots.
本発明のオリゴマープローブアレイチップは基板、前記基板上に配列されたメインアレイであって、前記メインアレイは行方向で整列した多数のサブアレイを含み、前記各サブアレイはマトリックス形態で配列された複数のスポットを含むメインアレイ、および複数のオリゴマープローブであって、前記各オリゴマープローブは各々のシーケンスを有し前記複数のスポット中、対応するスポットに付着した複数のオリゴマープローブを含む。 - 特許庁 - To provide a socket for an electronic component having an electronic component such as an IC chip mounted therein, in which a relatively long terminal part can be brought into contact with an electrode of the electronic component by a proper elastic force, and an array pitch of the terminal part is also easy to be shortened.
ＩＣチップなどの電子部品が装着される電子部品用ソケットにおいて、電子部品の電極部に対して、比較的長い端子部を適度な弾性力で接触させることができ、且つ端子部の配列ピッチも短くしやすい電子備品用ソケットを提供する。 - 特許庁 - A biopolymer analysis chip 1 is provided with a transparent substrate 17, a solid state imaging device 3 consisting of double gate transistors 20 arrayed on the transparent substrate 17 in the shape of a two-dimensional array, and spots 60, 60,... dotted on the light receiving surface of the solid state imaging device 3 in the shape of matrix.
生体高分子分析チップ１は、透明基板１７と、透明基板１７上においてダブルゲートトランジスタ２０を二次元アレイ状に配列してなる固体撮像デバイス３と、固体撮像デバイス３の受光面上においてマトリクス状に点在したスポット６０，６０，…と、を具備する。 - 特許庁 - A light-emitting element array 11, where a light-emitting element 6 is inserted in a light-emitting element through hole provided on a silicon substrate, a semiconductor calculation circuit chip 17, and a glass substrate 16 comprising a diffraction-type optical element, are provided.
光情報処理装置を、シリコン基板に設けた発光素子用貫通穴に発光素子６を挿入して形成した発光素子アレイ１１と、半導体演算回路チップ１７と、回折型光学素子を備えた回折型光学素子付ガラス基板１６とからなる構成とする。 - 特許庁 - The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.
フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁 - The semiconductor package 10 is provided with a semiconductor chip 11 having a plurality of pads 13 arranged in a row and a package substrate 12 wherein a plurality of signal balls 20a are connected with the pads 13 via signal wires 16, respectively, and they are arranged in an array.
半導体パッケージ１０は、列状に配設された複数のパッド１３を備える半導体チップ１１と、パッド１３にそれぞれ信号配線１６を介して接続されアレイ状に配設された複数の信号ボール２０ａを含む信号ボールアレイを有するパッケージ基板１２とを備える。 - 特許庁 - To provide a measurement circuit which is registant to noise and has a high precision and is suitable for measuring a voltage difference, in a semiconductor chip, and to provide a sense circuit capable of sensing with a high sensitivity regardless of an increase in size of an array in a semiconductor non-volatile memory or the like having, for example, a VGA configuration.
半導体チップ内において、雑音に強く精度の良い電圧差の測定をするのに適した測定回路を提供し、例えばＶＧＡ構成の半導体不揮発性メモリ等において、アレーのサイズが大きくなっても、高感度のセンスが可能なセンス回路を提供する。 - 特許庁 - To reduce chip cost by reducing the off leak current of a memory cell connected with a bit line even in a large scale memory core and increasing the number of memory cells connected with one word line thereby reducing the total area of the memory core, and to facilitate patterning when the mask of a memory cell array is formed.
規模の大きいメモリコアにおいてもビット線に接続されるメモリセルのオフリーク電流を低減し、１本のワード線あたりに接続されるメモリセル数を増やしてメモリコア全体での面積削減によるチップコストの削減を実現し、またメモリセルアレイ部のマスク作成時のパターニングを容易にする。 - 特許庁 - To provide a semiconductor memory device in which a chip size is reduced by making a bit line fine or in which a sense amplifier and a memory cell array with an enhanced operating speed, by lowering a threshold voltage can be operated satisfactorily at a voltage which is lower than an external power-supply voltage.
ビット線の細線化によってチップサイズが縮小され、或いは、しきい値電圧の低下によって作動速度が向上したセンスアンプやメモリセルアレイを、外部電源電圧よりも低い電圧で良好に作動させることができる半導体記憶装置を提供する。 - 特許庁 - A printer head 28 subjected to correction in the quantity of light is fixed to an installation table 30, a light emitting element array 24 is lighted entirely at a predetermined transfer rate by a drive chip 36 provided in a unit for correcting the quantity of light, and a light spot image focused on a frosted glass 32 is picked up by means of a CCD camera 34.
光量補正の対象となるプリンタヘッド２８を設置台３０に取り付け、光量補正装置が備える駆動チップ３６で、発光素子アレイ２４を所定の転送速度で全点点灯し、すりガラス３２上に結像した光点像を、ＣＣＤカメラ３４で撮影する。 - 特許庁 - To provide a 3000 VDC class semiconductor relay which is packaged compact without increasing a high voltage resistant DMOSFET element area and a chip area of a voltage output type photo-diode array as small as possible in comparison with a conventional voltage resistant 1500 VDC class semiconductor relay.
従来の耐圧１５００ＶＤＣ級半導体リレーと比較し、高耐圧ＤＭＯＳＦＥＴ素子面積、電圧出力型フォトダイオードアレイのチップ面積を極力増加させることなしに、また、小型にパッケージされた３０００ＶＤＣ級の半導体リレーを提供する。 - 特許庁 - When the complex of a sugar chain with a trifunctional spacer such as a sugar chain amino acid is used, the whole sugar chain can be immobilized, and the excellent immobilized sugar chain capable of being bound to a chromophore useful on utilization as a sugar chain chip or a sugar chain array is obtained.
糖鎖アミノ酸のような三官能性スペーサーと糖鎖の複合体を用いると、糖鎖全体を固定化でき、しかも、糖鎖チップや糖鎖アレイとして利用する際に有用な発色団を結合できる優れた固定化糖鎖が得られることを見出した。 - 特許庁 - An input/output circuit (input circuit 27, 37 and output circuit 26, 36) is provided for each connecting pad 21, 31 for attaining a connection between a storage device chip 20 and the outside of an ASIC 30 (between mutual chips) and these input/output circuits are disposed in an array shape (grid shape in the present embodiment).
記憶装置チップ２０及びＡＳＩＣ３０における外部（互いのチップ）との接続を図るための接続パッド２１，３１毎に入出力回路（入力回路２７，３７、出力回路２６，３６）を配設し、これらをアレイ状（本実施形態では格子状）に配列している。 - 特許庁 - To provide a digital/analog converter that can enhance its accuracy without the need for increasing a chip area by replacing a resistor array requiring high precision with MOS transistors(TRs) by considering that the resistance ratio of the MOS TRs on the same integrated circuit can be managed with comparatively high precision.
同一の集積回路上ではＭＯＳトランジスタ同士の抵抗比は比較的精度良く管理できることに着目し、精度を要する抵抗列をＭＯＳトランジスタに置き換えることにより、チップ面積を増大することなく、ＤＡコンバータとしての精度を向上させることを可能とする。 - 特許庁 - The cover component 140 is made of a transparent plastic with uniform thickness and is configured to be a part of spheroid of which focal points are a center of an array P1 of a plurality of light emitting sections and a center of a light receiving surface P2 of the light receiving element 150 in the laser chip 110 individually.
そして、カバー部材１４０は、一様な厚さの透明な樹脂で成形された部材であり、レーザチップ１１０における複数の発光部の配列中心Ｐ１、及び受光素子１５０の受光面の中心Ｐ２をそれぞれ焦点とする回転楕円体の一部となる形状を有している。 - 特許庁 - A constitution is adopted, wherein a thermopile array chip having a plurality of infrared receiving parts arrayed in two rows in a zigzag way is formed, and the number of thermopiles is increased in four directions to increase an electromotive voltage at an infrared detection time, and the measurement performance is improved as a thermopile infrared detector.
複数個の赤外線受光部を有する千鳥上２行配列されたサーモパイルアレイチップを形成し、四方向に熱電対本数を増設し赤外線検出時起電圧を増加させサーモパイル赤外線検出器として測定性能を向上させる構成を行う。 - 特許庁 - A plurality of minute dot marks M consisting of upheaved projections whose length along the mark formation surface of which the part upheaves is 1.0-15.0 μm and whose height is 0.01-5.0 μm are formed on the area 9 except the micro array formation area 8 of the chip 7 for the gene test.
遺伝子試験用チップ(7) のミクロアレイ形成領域(8) 以外の領域(9) に、一部が隆起するマーク形成面に沿った長さが１．０〜１５．０μｍであり、その高さが０．０１〜５．０μｍである隆起状突起からなる複数の微小なドットマークＭを形成している。 - 特許庁 - To provide an epoxy resin composition having excellent filling properties and productivity, surely reinforcing a small-sized semiconductor device such as a CSP (chip size package) or an LGA (land grid array) connected onto a wiring board and used as a sealing material having excellent connection reliability during a heat cycle treatment.
充填性及び生産性に優れ、配線基板上に接続されたＣＳＰやＬＧＡ等の小型半導体装置を確実に補強でき、かつ、優れたヒートサイクル処理時の接続信頼性を有する封止材に用いられるエポキシ樹脂組成物を提供するものである。 - 特許庁 - When electrodes arranged in a zigzag form on a chip 4 mounted on an island 7 of a lead frame are electrically connected to leads 8, 9 of the lead frame by means of metallic thin lines 5, the leads 8, 9 are arranged in multiple stages or in a zigzag array, thus obtaining the lead frame having an increased number of pins with a narrow pitch.
半導体チップ４がリードフレームのアイランド７にマウントされたチップ４上の千鳥配列の電極とリードフレームのリード８、９を金属細線５で電気的に接続する場合に、リード８、９を多段かつ千鳥配列にすることで、狭ピッチ対応の多ピン化リードフレームを実現する。 - 特許庁 - Power supply patterns 10A-10D and an earth pattern are arranged such that the drive elements in a driver array chip 7 are driven by a drive signal to make uniform the magnitude of drive currents being fed from respective driver elements connected with the power supply pattern to respective LED elements connected with the earth pattern.
駆動信号によりドライバアレイチップ７の駆動素子を駆動して、電源パターンに接続された各ドライバ素子からアースパターンに接続された各ＬＥＤ素子に供給する駆動電流の電流値が同一になるように電源パターン１０Ａ〜１０Ｄ及びアースパターンを引き回す。 - 特許庁 - This microwell array chip has a plurality of microwells, receives one of test lymphocyte in each of the microwells, and is used so that the antigen-specific lymphocyte is detected one by one as a unit.
複数個のマイクロウェルを有し、各マイクロウェルに１個の被検体リンパ球を格納し、抗原特異的リンパ球を１個単位で検出するために用いられるマイクロウェルアレイチップであって、前記マイクロウェルは、１つのマイクロウェルに１つのリンパ球のみが格納される形状及び寸法を有するマイクロウェルアレイチップ。 - 特許庁 - A pseudo SRAM is provided with an ATD circuit 3 detecting each of transition of an external chip-enable signal/CE, address signals ADx, ADy, and an external write-enable signal/WE, and a control circuit controlling access of a memory cell array based on a detected result of this ATD circuit 3.
擬似ＳＲＡＭに、外部チップイネーブル信号／ＣＥ、アドレス信号ＡＤｘ，ＡＤｙ及び外部ライトイネーブル信号／ＷＥの遷移をそれぞれ検知するＡＴＤ回路３と、このＡＴＤ回路３の検知結果に基づきメモリセルアレイのアクセスを制御する制御回路とを設けている。 - 特許庁 - Signal pads 3 and power-supply pads 4 are arranged regularly along the side faces L1 to L4 of the surface 1a of a semiconductor chip 1, while each pad group P1 to P4 configuring each three power-supply pad 4 in an array shape are disposed regularly on an internal circuit 2 formed at the central section of the surface 1a.
半導体チップ１の表面１ａの側辺Ｌ１〜Ｌ４に沿うように信号パッド３及び電源パッド４を規則的に配置するとともに、その中央部に形成された内部回路２上にも、例えば各々３個の電源パッド４がアレイ状からなる各パッド群Ｐ１〜Ｐ４を配置する。 - 特許庁 - The semiconductor chip 10 comprises the area sensor 12 of thermopile type consisting of a plurality of thermopile elements arranged into an array; an amplifier 13 for amplifying output of area sensor 12; and a heat conductive metal membrane 11, arranged at least adjacent to a part of periphery of the area.
半導体チップ１０に形成されたアレイ状に配列された複数のサーモパイル素子からなるサーモパイル型エリアセンサ１２と、エリアセンサ１２の出力を増幅するアンプ１３と、エリアセンサ１２の周辺部の少なくとも一部に近接して配置形成された熱伝導性金属膜１１とを具備する。 - 特許庁 - To ensure sufficient bonding strength while employing a quick thermosetting adhesive where thermosetting progresses in a several seconds when the reinforcing plate of TAB(tape automated bonding) tape and the heat dissipation plate of a semiconductor chip are bonded to manufacture a BGA(ball grid array) integrated circuit package.
ＢＧＡ型集積回路パッケージを製造するためＴＡＢテープの補強板と半導体チップの放熱板とを接着するにあたり、数秒で硬化が進行する急速硬化型の熱硬化性接着剤を用いながらも充分な接着強度を得ることを目的とする。 - 特許庁 - A circuit module, which includes at least one application specific integrated circuit (ASIC) 504 and a plurality of vertical cavity surface-emitting laser (VCSEL) array module 520, is formed by using a standard ceramic or organic multi-chip module (MCM) package substrate 500 , thereby, the element of a high density, having a foot print is attained.
少なくとも１つの特定用途向け集積回路（ASIC）504及び複数の垂直共振器型面発光レーザ（VCSEL）アレイモジュール520を含む回路モジュールが、標準的なセラミック又は有機マルチチップモジュール（MCM）パッケージ基板500を使用して形成され、その結果として小さなフットプリントを有する高密度の素子が得られる。 - 特許庁 - To improve the operation efficiency of a solder ball mounting device, which mounts solder balls on electrodes formed on a chip, by greatly decreasing the frequency of supply of solder balls onto a ball array mask, and eliminating the need for operation for discharging excessive solder balls from a discharge opening and ball arraying operation using a brush.
チップに複数形成される電極に半田ボールを搭載する半田ボール搭載装置において、ボール整列マスク上に半田ボールを供給する回数を大幅に減らすと共に、余った半田ボールを排出口から排出する作業や、筆を用いたボール整列作業を不要にして作業効率を高める。 - 特許庁 - An LED head in a printing apparatus connects a plurality of driving IC DRV supplying a driving electric current to an LED element constituting an LED array chip CHP in a cascade, and transmits printing data to each driving IC DRV based on the differential clock signals HD-CLK-P and HD-CLK-N.
印刷装置におけるＬＥＤヘッドは、ＬＥＤアレイチップＣＨＰを構成するＬＥＤ素子に駆動電流を供給する複数の駆動ＩＣ ＤＲＶをカスケ−ドに接続し、差動クロック信号ＨＤ−ＣＬＫ−Ｐ，ＨＤ−ＣＬＫ−Ｎに基づいて印刷デ−タを各駆動ＩＣ ＤＲＶにデータ転送する。 - 特許庁 - The package contains a flexible macromolecular film 32 having electronic circuits on its one or more main surfaces, a flip-chip integrated circuit 30 fixed to the first surface of the film 32 and having bumps, an array of solder balls 37 fixed to the second surface of the film 32, and devices sealed in a molded plastic material 38.
パッケージには、１つ以上の主表面上の電子回路を有するフレキシブル高分子材フィルム３２と、第１の表面に固着される、バンプのあるフリップ・チップ集積回路３０と、第２の表面に固着される半田ボール３７のアレイと、プラスティック成型材料３８中に封止される装置とが含まれている。 - 特許庁 - To provide a biopolymer-detecting device that can easily, reliably, and simply detect the abundance of a series of plurality of target biopolymers that exist in a sample and is functionally closely related, can efficiently carry out the diagnosis of disease or the like, and can be applied to array chip technology.
試料中に存在する一連の機能的に密接な関係のある複数の標的生体高分子の存在量を容易にかつ確実にしかも簡便に検出可能であり、効率良く病気の診断等を行うことが可能であり、アレイチップテクノロジーに適用可能な生体高分子検出デバイスの提供。 - 特許庁 - This can separate the M-arry/SS-processed transmission data transmitted from each of the antennas with high accuracy in a chip unit even when the M-array-processed transmission data are transmitted from the plurality of antennas AN11 to AN14 and received by a plurality of antennas (i.e., even in MIMO communication).
これにより、Ｍ−ａｒｙ／ＳＳ処理した送信データを複数のアンテナＡＮ１１〜ＡＮ１４から送信し、複数のアンテナで受信した場合でも（すなわちＭＩＭＯ通信を行った場合でも）、各アンテナから送信されたＭ−ａｒｙ／ＳＳ処理後の送信データをチップ単位で高精度で分離できるようになる。 - 特許庁 - This apparatus, which measures the interaction of the biomolecules, comprises a measurement chip 101 comprising a plurality of measurement regions 103 on which particle sensors coated with noble metals are formed, and a color CCD array 308, for which two-dimensionally arranged light-receiving elements are used for measuring optical characteristics of the measurement regions 103.
生体分子の相互作用を測定する測定装置であって、貴金属コーティングされた微粒子センサを形成した測定領域１０３を複数備えた測定チップ１０１と、測定領域１０１の光学特性を測定する二次元配列の受光素子が用いられたカラーＣＣＤアレイ３０８と、を備える。 - 特許庁 - A memory array part as a DRAM or an SRAM is provided in the package of a memory IC chip as a semiconductor memory device, and in addition to this, a plurality of interface modules corresponding to various memory types such as an SDR, a DDR, a DDR2...a DDR(n), the SRAM, a DPRAM, a FIFO are also provided.
半導体メモリ装置としてのメモリＩＣチップのパッケージ内に、ＤＲＡＭ又はＳＲＡＭとしてのメモリアレイ部が設けられていることに加え、例えばＳＤＲ、ＤＤＲ、ＤＤＲ２・・・ＤＤＲ（ｎ）、ＳＲＡＭ、ＤＰＲＡＭ、ＦＩＦＯ等の各種のメモリタイプに応じた複数のインターフェースモジュールも設けられているようにする。 - 特許庁 - Three optical elements 12 are laid in an array on a first face 10F of the IC chip 10 facing the printed board 20; a first rectangular region R1 is assumed as surrounding the three optical elements 12; and a first projection 16 is disposed in each of four corners of the first rectangular region R1.
ICチップ１０におけるプリント基板２０に対向する第１の面１０Fには、３つの光素子１２が並んで設けられ、３つの光素子１２を囲むように第１の長方形領域R１を想定し、この第１の長方形領域R１の４つの角それぞれに、第１の突起部１６を配置している。 - 特許庁 - A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data onto the integrated circuit from an external source via an input port in the integrated circuit.
システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁 - A light beam 30 is made incident at various angles, so that total reflection conditions can be obtained at the interface between a metal film formed on the inside bottom of a measuring chip 10 and a dielectric block under it, and the intensity of the light beam 30, totally reflected at the interface, is detected by a photodiode array 40 for obtaining an output signal S.
光ビーム30を測定チップ10の内底面に形成された金属膜と、その下の誘電体ブロックとの界面で全反射条件が得られるように種々の角度で入射させ、界面において全反射した光ビーム30の強度をフォトダイオードアレイ40で検出し、出力信号Ｓを求める。 - 特許庁 - Therefore, this embodiment, in which a dome shape of a resin lens 64 can be formed more accurately with the cross-sectional shape of the mask 81 and the directivity can be increased with the increased distance between the LED chip 61 and the resin lens 64, can be applied to an array-type display to be built in a panoramic stereoscopic video display device.
したがって、マスク８１の断面形状によって、樹脂レンズ６４のドーム形状をより精度良く形成できるとともに、LEDチップ６１と樹脂レンズ６４との距離が増したことによって指向性をより高めることができる本発明は、全周囲立体映像表示装置に内蔵されるアレイ型ディスプレイに適用できる。 - 特許庁 - As a wiring board 1 in a semiconductor package, such as ball grid array, chip scale package or multichip module, or as wiring board 42 of an electronic apparatus, a substrate is employed as composed of a material containing silica alumina gel or coated with that material, or a substrate is employed as formed by hardening through a burning process.
ボールグリットアレイ、チップスケールパッケージ若しくはマルチチップモジュール等における半導体パッケージ内部の配線基板１、又は電子機器の配線基板４２に、シリカアルミナゲルを含有した材料から構成若しくは表面に付着させた基板、又は焼成工程にて硬化して形成した基板を用いる。 - 特許庁 - This biopolymer analytical chip 1 includes a transparent substrate 17, a solid imaging device 3 arrayed in two dimensional array-like with photoelectric transfer elements as picture elements on the transparent substrate 17, a film 32 bonded onto a photoreception face of the solid imaging device 3, and spots 60, 60 dotted in matrix-like on the film 32.
生体高分子分析チップ１は、透明基板１７と、透明基板１７上において画素としての光電変換素子を二次元アレイ状に配列してなる固体撮像デバイス３と、固体撮像デバイス３の受光面に貼り付けられたフィルム３２と、フィルム３２上においてマトリクス状に点在したスポット６０，６０，…と、を具備する。 - 特許庁 - A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.
システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁 - With a lens array 30 mounted on a lens focal position measuring device, a light receiving sensor 42 is moved by an interval corresponding to desired resolution, for example, 1,200 DPI, for recording the position of a minute light source 41 to have the maximum output at each position, configuration data of an LED chip 21 optimum for each lens 31 are acquired.
レンズ結像位置測定器にレンズアレイ３０を装着し、所望の解像度、例えば１２００ＤＰＩに相当する間隔で受光センサ４２を移動し、各位置でその出力が最大となる微小光源４１の位置を記録することにより、各レンズ３１のそれぞれに最適なＬＥＤチップ２１の配置データを取得する。 - 特許庁 - To provide a microwell array chip capable of making a time for preparatively isolating a cell short, without requiring a complicated device, capable of recognizing that an antigen binds to the cell, capable of detecting an antigen-specific lymphocyte of which the frequency is low (0.001% or more), and further capable of analyzing whether the lymphocyte to which the antigen binds reacts with another antigen or not.
複雑な装置は必要とせず、細胞の分取の時間は短時間であり、抗原が結合することも確認でき、頻度の低い抗原特異的リンパ球(0.001%以上)も検出でき、しかも、抗原が結合したリンパ球が抗原に反応するかを解析することができる抗原特異的リンパ球検出法を提供すること。 - 特許庁 - To provide a chip type array electronic component in which the interval of a plurality of sets of upper surface electrodes can be kept constant even upon occurrence of positional shift when a side face electrode is formed, and generation of solder bridge between external electrode terminals can be suppressed at the time of mounting on a circuit board by soldering.
側面電極を形成する時に位置ずれが生じた場合でも、複数組の上面電極の間隔を一定に保つことが可能となり、回路基板等にはんだ付け実装する際の外部電極端子間のはんだブリッジの発生を抑制することができるチップ形アレイ電子部品を提供することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
