「array chip」を含む例文一覧(684)
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 13 14 次へ＞- To restrain removal of an isolation insulating film of a memory cell array region in an MOS-type semiconductor memory device, set an overlap between an isolation insulating film and a contact pad minimum, and restrain increase of a chip area.
ＭＯＳ型半導体記憶装置においてメモリセルアレイ領域の素子分離絶縁膜が掘れるのを抑制し、素子分離絶縁膜とコンタクトパッドとのオーバーラップを最少に設定し、チップ面積の増大を抑制する。 - 特許庁 - To provide a microlens-attached light emitting element array chip, where a uniform light emitting plane can be obtained, a light volume can be restrained from varying, an element resistance can be restrained in variation, and a microlens can be stopped from being deformed in shape.
本発明は、均一な発光面を得ることが可能で光量バラツキや素子抵抗の変化を抑えることができ、マイクロレンズの形状の歪みも防止できるマイクロレンズ付発光素子アレイチップを提供する。 - 特許庁 - The wiring pattern formation surface of the transparent substrate 210 is mounted in contact with a substrate surface of a printed substrate 215 with a drive circuit for driving the light sources of the surface light-emitting semiconductor laser array chip 211, for circuit connection.
透明基板210の配線パターン形成面を、面発光型半導体レーザアレイチップ211の各発光源を駆動する駆動回路が形成されるプリント基板215の基板面に当接して装着し、回路接続がなされる。 - 特許庁 - To provide a self-scanning type light emitting element array usable either in a way of lighting two light emitting points simultaneously or in a way of lighting only one light emitting point, with the same chip only by changing the connection.
２発光点を同時に点灯する使い方と、１発光点のみを点灯する使い方とを、全く同一のチップで、接続の仕方を変えるだけで使い分けることができる自己走査型発光素子アレイを提供する。 - 特許庁 - First, a plurality of grating couplers 30 are formed in a chip array region 20 of a single substrate 10, and an evaluation grating coupler 50 and a multibranched waveguide 55 are formed in an evaluation region 40 of the single substrate.
先ず、単一基板１０のチップ列領域２０に複数のグレーティングカプラ３０を形成するとともに、単一基板の評価用領域４０に、評価用グレーティングカプラ５０及び多分岐導波路５５を形成する。 - 特許庁 - Consequently, the failure caused by the lowering of the etching accuracy in the end region of the memory cell array and the yield and operational reliability of the storage device can be improved with hardly causing increase in the chip size of the device.
メモリセルアレイ端の領域のエッチング精度の低下に起因した不良を防ぐことができ、チップサイズの増加をほとんど招くことなく、歩留まりが高く且つ動作の信頼性の高い動作を実現できる。 - 特許庁 - In a chip 100 of a single CMOS integrated circuit, an optical cell array 112 takes in an image and forms a corresponding analog signal, and a converting circuit 120 converts the analog signal into a digital signal.
単一型のＣＯＭＳ集積回路のチップ１００において、光学セル・アレイ１１２が画像を取り込んで対応するアナログ信号を生成し、このアナログ信号を変換回路１２０が対応するデジタル信号に変換する。 - 特許庁 - The trenches 54 and 58 make the thermal interference resistance between each laser higher than the thermal resistance between the laser array chip 48 and heat sink 42, thus improving the heat dissipation performance for reduction of light volume variations between each laser.
トレンチ５４、５８により、レーザアレイチップ４８からヒートシンク４２までの間の熱抵抗よりも各レーザ間の熱干渉抵抗が高くなるため、放熱性が向上し各レーザ間の光量変動が抑制される。 - 特許庁 - Similarly, an input receiver 50 receives an input from a source outside the chip or outside the board and gives the signal to the whole N way multiplexers 90 and the multiplexers 90 give an input signal to each array of the emulation processors.
同様に、入力レシーバが、チップ外又はボード外のソースから入力を受け取り、この信号をすべてのＮウエイ・マルチプレクサへ与え、これらのマルチプレクサは入力信号をエミュレーション・プロセッサの各アレイへ与える。 - 特許庁 - The nonvolatile semiconductor memory system includes a memory chip 21 including a memory cell array formed by arraying electrically rewritable nonvolatile memory cells, and a memory controller 22 for controlling each operation in the nonvolatile memory.
この不揮発性半導体記憶システムは、電気的に書き換え可能な不揮発性メモリセルを配列してなるメモリセルアレイを備えたメモリチップ２１と、不揮発性メモリでの各動作の制御を行うメモリコントローラ２２とを備えている。 - 特許庁 - The flexible wiring material 40, the one end of which is superposed on an actuator 30, is pulled out in a direction orthogonal to an ink-ejecting nozzle array 25 parallel to its surface, and equipped with a driving IC chip 49.
フレキシブル配線材４０は、一端部をアクチュエータ３０に重ねられ、その表面と平行でかつインクを吐出するノズル列２５と直交する方向に引き出され、駆動ＩＣチップ４９を塔載している。 - 特許庁 - The chip-on films differing in length and the number of terminals are obtained by including the lateral two input terminal arrays 30 and 31 or only the input terminal array 31 closer to the IC chips 2 in the punch area.
打抜き領域に横二列の入力端子列３０，３１を含めるか、ＩＣチップ２に近い方の入力端子列３１だけを含めるかによって、長さと入力端子数の異なるチップオンフィルムを得ることができる。 - 特許庁 - To provide a substrate treating method which prevents contamination with cut chip or growth of burr during dicing of a substrate and efficiently executes post-processes, such as cleaning, drying, etc., as the chips make an array, after dicing.
基板のダイシング時の切粉による汚染やバリの発生を防止するとともに、ダイシング後のチップが整列状態にあり、洗浄・乾燥などの後工程を効率的に行うことのできる処理方法を提供する。 - 特許庁 - To improve an operation margin by increasing the amount of accumulated charge of memory cells in the memory cell array by simple constitution and also to improve the operation margin of a DRAM without increasing a power consumption or chip area by making a dummy cell unnecessary.
簡単な構成でメモリセルアレイ内のメモリセルの蓄積電荷量を増加させ、動作マージンを向上させると共に、ダミーセルを不要とし、消費電力やチップ面積を増やさずにＤＲＡＭの動作マージンを向上させる。 - 特許庁 - In the trimming window 50, a trimming section 52 provided in a wiring pattern of at least some of the plurality of capacitor elements constituting the capacitor array chip 38 is exposed and can be cut by a laser.
トリミング窓５０には、コンデンサアレイチップ３８を構成している複数のコンデンサ素子の少なくとも一部のコンデンサ素子の配線パターンに設けたトリミング部５２を露出させていて、レーザにより切断可能となっている。 - 特許庁 - Thickness of the luminous element array chip 5 is thinner than thickness of the circuit board 2, and tail heads 8b of the bonding wires 8 are positioned at the connecting pads 7 and nail heads 8a of the wires 8 are positioned at the circuit conductors 4.
また前記発光素子アレイチップ５の厚みを前記回路基板２の厚みよりも薄くなし、かつ前記ボンディングワイヤ８のテールヘッド８ｂを接続パッド７側に、ネイルヘッド８ａを回路導体４側に配置させる。 - 特許庁 - In this lighting system 5 wherein a light source array 10 provided with a plurality of LED chips 12 can be cooled by a Peltier module 20, each LED chip 12 is mounted on the cooling surface of the Peltier module 20.
複数のＬＥＤチップ１２を備えた光源アレイ１０を、ペルチェモジュール２０により冷却可能とした照明装置５であって、ペルチェモジュール２０の冷却面に、各ＬＥＤチップ１２が実装されている構成とした。 - 特許庁 - On an LSI chip, a connection end 13 for connecting wiring patterns on the gate array IC 11 side and on the macro cell 12 side is disposed automatically and wired based on the data which depend on different CAD grids.
ＬＳＩチップ１上においてゲートアレイ集積回路１１側とマクロセル１２側の配線パターン相互の接続端部１３は、互いに異なるＣＡＤグリッドに依存したデータにより自動配置配線されている。 - 特許庁 - These method and apparatus which use edge emitting characteristics of a LED bare chip 701 to form a backlight with uniform illumination can reduce an interval between a diffuser plate 706 and an LED array 701.
一様な照明のバックライトを形成するようＬＥＤ裸チップ（７０１）のエッジ発光特性を用いる方法及び装置により、ディフューザプレート（７０６）とＬＥＤアレイ（７０１）との間の間隔を減少させることができる。 - 特許庁 - The non-lead-based joining particles are applicable to a micro electric connection area of an IC package such as BGA (ball grid array) and CSP (chip scale package) used for the surface mounting as joining particles for metallic members.
本発明による非鉛系接合用粒子は、金属部材の接合粒子として表面実装に用いられるＢＧＡ、ＣＳＰなどのＩＣパッケージのミクロな電気的な接続領域に応用可能である。 - 特許庁 - The on-chip lenses L1A and L1B are arranged by applying small scaling to the array pitch of the photodiodes 2 from the center of the light receiving surface of the solid-state image sensor 11 toward the periphery thereof, with reference to the position where the center LC of the on-chip lens overlaps the centers O1C, O2C of the corresponding openings O1, O2.
さらに、オンチップレンズＬ１Ａ、Ｌ１Ｂを、そのオンチップレンズの中心ＬＣと、対応する開口部Ｏ１、Ｏ２の中心Ｏ１Ｃ、Ｏ２Ｃとが重なる位置を基準として、固体撮像素子１１の受光面の中央部から周辺部へ向って、フォトダイオード２の配列ピッチに対して微小スケーリングをかけて配列する。 - 特許庁 - This optical information processing device has a constitution where a semiconductor operation circuit chip 17, the light-receiving element array which is formed integrally in one body on the chip and constituted by burying light-receiving elements 19 in penetration holes formed on a substrate, and a glass substrate 16 with a diffraction optical element which is provided with the diffraction optical element are formed in one body.
光情報処理装置を、半導体演算回路チップ１７と、この半導体演算回路チップ上に一体化され、基板に形成した貫通穴へ受光素子１９を埋め込んで構成する受光素子アレイと、回折型光学素子を備えた回折型光学素子付ガラス基板１６とを一体化した構成とする。 - 特許庁 - A high heat resistance area 15 that a metal silicon is made high in heat resistance is provided between a control logic circuit including the pad of an image sensor chip and an array circuit of photo elements, and a support 25 for thermal conduction is provided between the control logic circuit including the pad of the image sensor chip and a wiring board.
イメージセンサーチップのパッドを含む制御ロジック回路と、フォト素子のアレイ回路との間に、金属シリコンを加工して、熱抵抗を高くした状態で形成された高熱抵抗領域１５を備え、また、イメージセンサーチップのパッドを含む制御ロジック回路と配線基板との間に熱伝用支柱２５を備える。 - 特許庁 - The optical waveguide module is provided with the optical waveguide chip 9 having an optical waveguide circuit for which light transmission characteristics are changed at least by the temperature, such as an array waveguide diffraction grating, and a temperature adjusting module 8 having at least one of a heat generating function and a heat absorbing function to adjust the temperature of the optical waveguide chip 9.
例えばアレイ導波路回折格子等の、少なくとも温度によって光透過特性が変化する光導波路回路を有する光導波路チップ９と、発熱機能と吸熱機能の少なくとも一方の機能を有して光導波路チップ９の温度を調節する温度調節モジュール８とを設ける。 - 特許庁 - To eliminate fine pattern wirings of a dynamically drive printed board used in conjunction with the cost reduction of an LED array chip, reduced the yield of printed boards to make the cost down and obtain a compact and dynamic drive type gradation controllable LED print head.
ＬＥＤアレイチップのコストダウンと併用するダイナミック駆動用プリント基板のファインパターン配線をなくし、プリント基板の歩留まりを少なくしコストダウンを図り、小型でダイナミック駆動型の階調制御可能なＬＥＤプリントヘッド。 - 特許庁 - The non-volatile memory device integrates a memory cell array 2, a voltage generating circuit REG supplying operation voltage Vr to be adjusted to a ward line LWL1, and short circuit detecting circuit 10 in the same chip 100.
不揮発性メモリ装置は同一チップ（１００）に、メモリセルのアレイ（２）と、選択したワード線（ＬＷＬ１）に被調整動作電圧（Ｖｒ）を供給する電圧発生回路（ＲＥＧ）と、短絡検出回路（１０）とを集積している。 - 特許庁 - To provide a nonvolatile semiconductor memory device including 3-dimensional cell arrays to reduce a chip size by allowing one unit block cell array laminated in a vertical direction to share one sense amplifier unit.
非揮発性半導体メモリ装置に関し、半導体メモリ装置のセルアレイを3次元で具現し、垂直方向に積層された1つの単位ブロックセルアレイが1つのセンスアンプ部を共有するようにしてチップサイズを低減させることができるようにする。 - 特許庁 - In the reconfiguration of this gate array, an optical memory 3 is arranged on the chip and this optical memory 3 is irradiated with light, and by simultaneously irradiating each of the light receiving elements with optical signals depending on programs, the logic cell is reconfigured.
このゲートアレイを再構成するに際し、チップ上に光メモリ３を配置し、この光メモリ３に光を照射して、受光素子のそれぞれにプログラムに応じた光信号を同時に照射することにより、ロジックセルを再構成する。 - 特許庁 - Then the regional circle having the paired grid points on its circumference is formed on the chip array with respect to each extracted paired grid points and the number of chips entirely contained in the regional circle is counted (S104-S106).
抽出された複数の格子点対の各対に関して、格子点対を円周上に有する領域円をチップ配列上に形成し、その領域円内に全体が含まれるチップの数をカウントする（Ｓ１０４〜Ｓ１０６）。 - 特許庁 - A memory cell array, which can be manufactured on an IC semiconductor memory chip, is composed of; memory cells arranged at 256 lines × 8 columns; one line address recorder circuit 44; and eight column writing/reading/deleting sensing circuits 46.
ＩＣ半導体メモリーチップ上に製造可能なメモリーセルアレーは、２５６行×８列に配置されたメモリーセルと、１個の行アドレスレコーダ回路４４と、８個の列書き込み読み出し消去感知回路４６とで構成されている。 - 特許庁 - The imaging array (500) of photodiodes (16, 18 and 504) is provided on a chip cut from a semiconductor wafer (27), which includes a guard diode (14) for reducing leakage current from cut edges (12), when the imager is being used.
半導体ウェーハ（２７）から切断したチップ上にフォトダイオード（１６、１８、５０４）の撮像アレイ（５００）を設け、該アレイには、イメージャの使用中に切断縁（１２）からの漏洩電流を低減するためのガード・ダイオード（１４）を設ける。 - 特許庁 - In each nozzle array 33 of each print chip 31, start point dots 34a (34a1,..., 34a4) and end point dots 34b (34b1,..., 34b4) of the print dots 34 are arranged while being shifted by L dots (5 dots) in the longitudinal direction.
各印字チップ３１の各ノズル列３３は、印字ドット３４の始点ドット３４ａ（３４ａ１、・・・、３４ａ４）及び終点ドット３４ｂ（３４ｂ１、・・・、３４ｂ４）が長手方向に夫々Ｌ個（５個）分だけ位置をずらして配置されている。 - 特許庁 - An electrode land is rearranged on the surface of an effective circuit, on a bare chip IC through a conductor layer (rewired electrode 4) having a thickness larger (such as at least 5 μm or higher) than a prescribed thickness to aim at making the land function as a protective layer to the area array part of the circuit.
ベアチップＩＣの実効回路表面上に、所定以上（例えば少なくとも５μｍ以上）の厚みを持つ導体層により電極ランドを再配列し、エリアアレイ部分に対する保護層として機能させるようにする。 - 特許庁 - To provide a means that prevents reliability of connection from lowering even when a ball grid array (BGA) package type semiconductor device is deformed into a convex or concave shape in a reflow processing and stress is generated between a multi-layer wiring board and a semiconductor chip.
リフロー処理が行われた際にＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形し、多層配線基板と半導体チップとの間に応力が発生しても、接続の信頼性が低下しない手段を提供する。 - 特許庁 - To provide an array type chip for gene detection, with which the detection operation of the objective gene is rapidly and economically carried out without using a complicated gene fixation technique and carrying out a hybridization process after gene amplification.
煩雑な遺伝子固定化技術を用いずに、かつ、遺伝子増幅後のハイブリダイゼーション工程を行なうことなく、迅速かつ経済的に目的遺伝子の検出操作が行なえる、アレー型の遺伝子検出用チップを提供する。 - 特許庁 - A memory cell array is divided into a plurality of blocks, data input/output path is selectively controlled through a predetermined data rate option and inputted addresses to perform data input/output at a x8 or x16 speed in one chip.
複数のブロックにメモリセルアレイを分割し、指定された倍速オプション及び入力されるアドレスを通じてデータの入出力経路を選択的に制御して一つのチップで×８または×１６のデータ入出力を実行可能にする。 - 特許庁 - The driving circuit of a thin film diode type display is formed by separating a circuit chip 37 formed on a substrate for forming an element being not illustrated and transcribing it to a substrate 12a in which thin film diodes are formed in an array state.
図示しない素子形成用基板上で形成した回路チップ３７を剥離し、薄膜ダイオードがアレイ状に形成されている基板１２ａ上へ転写することにより、薄膜ダイオード型ディスプレイの駆動回路を形成する。 - 特許庁 - A solution containing a substance to be immobilized is retained by a pin, the pin, where the area of a tip figure is at least 0.01 mm^2, is brought into contact with the substrate, and then the solution is spotted onto a metal substrate chip, thus manufacturing the array.
固定化する物質を含む溶液をピンに保持させ、先端部図形の面積が０．０１ｍｍ２以上であるピンを基板に接触させることにより、金属基板チップ上に溶液をスポッティングすることでアレイを作製する。 - 特許庁 - To provide a manufacturing method etc., of a light emitting element array chip in which mold releasability of a microlens mold is good by suppressing projection of a light-curing resin when microlenses are formed on LEDs by hardening the light-curing resin.
光硬化性樹脂を硬化させることでマイクロレンズをＬＥＤ上に形成する際に、光硬化性樹脂のはみ出しを抑制し、マイクロレンズ成形型の離型性がよい発光素子アレイチップの製造方法等を提供する。 - 特許庁 - For example, a measurement system measures two or more types of matrix array TEGs included in each of a plurality of chips on a wafer, while changing their address one by one, and generates a measurement result file F21 for each chip.
例えば、測定システムが、ウエハ上の複数のチップのそれぞれに含まれる複数種類の行列型配置ＴＥＧを対象としてアドレスを順次変更しながら測定を行い、チップ毎に測定結果ファイルＦ２１を生成する。 - 特許庁 - To provide a microlens-attached LED array chip, which is kept free of the adverse effects of a stepped part induced on the surface region of a light emitting part and is restrained from being affected by an activating energy differences among contacting surfaces, and whose microlens is kept free of distortions and stresses in the surface.
本発明は、発光部の表面領域の段差の影響や、接触面の活性化エネルギ−の違いの影響を受けることなく、表面に歪みやストレスが生じないマイクロレンズ付ＬＥＤアレイチップを提供する。 - 特許庁 - To provide a probe card capable of coping with a semiconductor device of the latest packaging system such as a chip-size package or a ball grid array, and manufacturing method thereof.
半導体集積回路素子の電気的試験を行う際に半導体集積回路素子の被接触部との接触を行うためのプローブカードで、バンプの独立懸架、平面配列、一括形成、およびバーンイン試験への対応を実現すること。 - 特許庁 - To provide a semiconductor memory device which enables to construct a hierarchical input/output line structure regardless of the number of sub-arrays, to reduce a chip size, and to retain the continuity among a memory cell array, a bit line sense amplifier, and a column decoder.
サブアレイの数に関係なく階層型入出力ライン構造を構成でき、チップサイズを小さくすることができ、しかもメモリセルアレイ、ビットラインセンス増幅器およびカラムデコーダの連続性を保持できる半導体メモリ装置を提供する。 - 特許庁 - To allow each memory array to operate independently, and eliminate bus arbitration between a plurality of CPU chips when memories are integrated by providing a plurality of memory arrays in one chip in a system in which the plurality of CPU chips use a plurality of memories.
複数のＣＰＵで複数のメモリを使用するシステムにおいて、１チップに複数のメモリアレイを持たせてメモリを統合する場合、各メモリアレイ毎に独立の動作が可能であり、且つＣＰＵ間でのバス調停を不要にする。 - 特許庁 - To provide an LED array chip in which side effects, e.g. deterioration in the optical characteristics of an LED due to an additional surface protection film, decrease in the quantity of light and increase of variation thereof among emission bits, can be minimized.
表面保護膜付加によるＬＥＤの光学特性の劣化、主に光量低下及び光量の発光ビット間ばらつき増大といった副作用を最小限におさえることを可能とするＬＥＤアレイチップを提供する。 - 特許庁 - A print head includes: a plurality of chips disposed in a linear array; a plurality of individual first and second matrix drivers on each of the chips connected to first and second channels, respectively; and first groups of light-emitting diodes (LEDs) for each chip.
線形アレイに配置される複数のチップと、各チップ上の、各々第１及び第２のチャネルへ接続される個々の複数の第１及び第２のマトリクスドライバと、各チップ毎の第１の発光ダイオード（ＬＥＤ）グループとを含むプリントヘッド。 - 特許庁 - The light-emitting element array chip consisting of a plurality of light-emitting elements arranged two-dimensionally on a substrate has a shape of parallelogram where each long side and each short side make an acute angle or an obtuse angle each other.
基板上に複数の発光素子が二次元配列してなる発光素子アレイチップであって、発光素子アレイチップの形状は、各長辺と各短辺とが互いに鋭角または鈍角をなして構成される平行四辺形である。 - 特許庁 - In the memory chip 10, data are sequentially input to the plurality of data register areas 13a-13d, and the data are written to the corresponding cell array areas from the data register areas finishing the data input in the background.
メモリチップ１０においては、複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄに順次データを入力していき、そのバックグランドで、データの入力が終了しているデータレジスタエリアから、対応するセルアレイエリアへデータを書き込む。 - 特許庁 - In the photosensitive scanning apparatus where a plurality of chips for forming a single linear array in a photosensor are aligned, a gap of an unknown width between adjacent chip photosensors may affect resultant picture quality.
フォトセンサーの単一の線形アレイを形成するために複数のチップが整列された感光性スキャニング装置において、隣接するチップのフォトセンサー間の未知幅のギャップは、結果として生じる画質に影響を有することがある。 - 特許庁 - To provide a phosphorylation detection array getting a data having high reliability in a phosphorylation determining system with a radioisotope using a peptide chip by suppressing the non-specific adsorption of a biomolecule while amplifying the phosphorylation signal.
ペプチドチップを用いるラジオアイソトープによるリン酸化測定系において、リン酸化シグナルを増幅しながら生体分子の非特異的吸着を抑制することより、信頼性の高いデータを得ることのできるリン酸化検出用アレイを得る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
