「bit error」を含む例文一覧(1314)
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 26 27 次へ＞- The present invention provides systems and methods for reducing error propagation in a video data stream, for refreshing macroblocks, for reducing frame rates in a video data stream, for generating error correction information for a medium stream, for performing bit rate allocation for a video data stream, and for detecting scene changes in a video data stream.
ビデオデータストリームの誤り伝搬の低減、マクロブロックのリフレッシュ、ビデオデータストリーム内のフレームレートの低減、媒体ストリームの誤り訂正情報の生成、ビデオデータストリームのビットレート割り当ての実行、及びビデオデータストリーム内のシーン変化の検出を行うシステム及び方法を提供する。 - 特許庁 - Error correction encoding is performed considering bit weights, so that the error correction capability is improved for higher-order bits that may affect video quality, while the video quality is not affected if a transmission errors occur in the lower bits.
このように、ビットの重みを考慮した誤り訂正符号化を行うことにより、映像の品質に影響を与えやすい上位ビットに対しては誤り訂正能力が高くなり、下位ビットに対しては伝送誤りが生じたとしても映像の品質にさほど影響を与えない。 - 特許庁 - This invention is related to a data transmission method and apparatus between a timing controller and a source driver, which additionally has a bit error rate test (BERT) function for sensing an error rate in real time when data is transmitted and received between the timing controller and the source driver.
本発明は、タイミングコントローラとソースドライバの間のデータ送受信時のエラー率をリアルタイムに感知するためのビットエラー率テスト（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ Ｔｅｓｔ：ＢＥＲＴ）機能が追加されたタイミングコントローラとソースドライバの間のデータ伝送方法及び装置に関する。 - 特許庁 - The spread spectrum receiver is provided with a judgment circuit 40 for judging whether the DLL circuit 30 is normally driven or not by measuring a symbol error rate(SER) or a bit error rate(BER) from a demodulation signal of a pilot signal outputted from a synchronous detection circuit 20 and comparing the measured value with a threshold.
同期検波回路２０から出力される、パイロットシンボルの復調信号から、シンボルエラーレート（ＳＥＲ）またはビットエラーレート（ＢＥＲ）を測定し、その測定値を閾値と比較して、ＤＬＬ回路３０が正常に動作しているか否かを判定する判定回路４０を設けた。 - 特許庁 - During encoding function inspection, a CPU 4 writes data having an inspection bit added thereto by an error correction circuit 12 into the memory 3 of a writing speed higher than that of an EEPROM 2, and performs inspection by reading and collating without operating the error correction circuit 12.
符号化機能検査時には、ＣＰＵ４は、誤り訂正回路１２により検査ビットの付加されたデータをＥＥＰＲＯＭ２よりも書き込み速度の速いメモリ３に対して書き込ませ、誤り訂正回路１２を機能させない状態で読み出し照合することにより検査を行う。 - 特許庁 - When reception of a multiple PSK modulated wave such as BPSK and 8PSK is started, a selector 16C of a demodulation circuit 1C reads higher-order 3-bit Δϕ(3) of phase error data, corresponding to outputs I', Q' of a remapper 7 which conducts absolute phase processing from a phase error table among those for BPSK prepared by modulation systems.
BPSK、8PSKの多重PSK 被変調波の受信を開始すると、復調回路1Cのセレクタ16C は、変調方式別に設けた内、BPSK用の位相誤差テーブルから、絶対位相化を行うリマッパ７の出力Ｉ´、Ｑ´に対応する位相誤差データの上位３ビットΔφ(3) を読み出す。 - 特許庁 - Meanwhile, the word line voltages are set in a plurality of voltages between an upper limit and a lower limit of each of the plurality of threshold distributions, and a soft value showing the certainty of the plurality of bit data stored in the memory cells is developed, and then the error correction using this soft value is carried out in a second error correction circuit 103.
一方、複数の閾値分布の各々の上限と下限との間の複数の電圧にワード線電圧を設定し、メモリセルに格納された複数ビットデータの確かさを示す軟値が生成され、第２の誤り訂正回路１０３においてこの軟値を用いた誤り訂正がなされる。 - 特許庁 - A TS signal without error is selected by an error bit detection unit 61 and a selection switch 62 of the selection unit 6 out of a plurality of synchronized TS signal systems, re-modulated by a modulation unit 7, carried out frequency conversion by a frequency conversion unit 8, then, retransmitted from a transmission antenna 9.
同期された複数系統のＴＳ信号は、選択部６におけるエラービット検出部６１と選択スイッチ６２によりエラー無しのＴＳ信号が選択され、変調部７で再変調され、周波数変換部８で周波数変換された後、送信アンテナ９から再送信される。 - 特許庁 - The abnormal waveform detection circuit measures an inter-edge width after the start bit based on the edge detection signal and the internal clock signal, and generates an abnormal waveform detection signal if an error between the inter-edge width and the expected value indicated by the expected value signal exceeds a predetermined allowable error range.
異常波形検出回路は、エッジ検出信号及び内部クロック信号に基づいてスタートビット以降のエッジ間の幅を計測し、エッジ間幅と期待値信号で示される期待値との間の誤差が所定の許容誤差範囲を超える場合に異常波形検出信号を生成する。 - 特許庁 - To provide a system and method for reducing error propagation of a video data stream, refreshing microblocks, reducing a frame rate in the video data stream, generating error correction information on a medium stream, executing bit rate allocation to the video data stream, and detecting scene change in the video data stream.
ビデオデータストリームの誤り伝搬の低減、マクロブロックのリフレッシュ、ビデオデータストリーム内のフレームレートの低減、媒体ストリームの誤り訂正情報の生成、ビデオデータストリームのビットレート割り当ての実行、及びビデオデータストリーム内のシーン変化の検出を行うシステム及び方法を提供する。 - 特許庁 - When the bit number of an error signal ERR2 is n, and the magnitude of the error signal ERR2 is a (a is an integer) in decimal notation, a pulse width modulator 14 generates a PWM signal Spwm as k pieces (k is two or larger integers) of continuous sub-pulse set.
エラー信号ＥＲＲ２のビット数がｎであり、エラー信号ＥＲＲ２の大きさが１０進数表記でａ（ａは整数）であるとき、パルス幅変調器１４は、ＰＷＭ信号Ｓｐｗｍを連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成する。 - 特許庁 - An error flag determination section 20 determines the state of the error flag f_e in the data earlier in terms of time than the 1 bit digital signal D_R' for reproduction to be sent from a buffer 16 to the decoder 17, i.e. in a data column D_d for determination ought to be sent to the decoder 17 after, for example, the prescribed time.
エラーフラグ判断部２０は、バッファ１６からデコーダ１７に送られる上記再生用１ビットデジタル信号Ｄ_Ｒ’よりも時間的に前のデータ、例えば所定時間後にデコーダ１７に送られるべき判断用データ列Ｄ_ｄ中のエラーフラグｆ_ｅの状態を判断する。 - 特許庁 - When reception of a multiple PSK modulated wave such as BPSK, QPSK and 8PSK is started, a selector 16A of a demodulation circuit 1A reads high-order 3-bit Δϕ'(3) of phase error data corresponding to I, Q symbol streams from among a phase error table 15-1 of BPSK which is prepared by modulation systems and phase rotating angles.
BPSK、QPSK、8PSKの多重PSK 被変調波の受信を開始すると、復調回路1Aのセレクタ16A は、変調方式及び位相回転角別に設けた内、BPSK用の１つの位相誤差テーブル15-1からＩ、Ｑシンボルストリームに対応する位相誤差データの上位３ビットΔφ(3) を読み出す。 - 特許庁 - To improve the difference in recording/reproducing characteristics of both of a land/groove, above all, a bit error rate characteristic in digital recording by reducing a leakage amount (modulation) to focus error signals owing to track crossing while holding the strong point that an astigmatic method is provided with an excellent temperature characteristic and a small aging deterioration.
非点収差法のもつ温度特性が優れや経時劣化が少ないという特長を保持しつつ、トラッククロスによるフォーカス誤差信号への漏れ込み量（変調）を低減し、ランド／グルーブの両者の記録再生特性の違い、とりわけデジタル記録におけるビットエラーレート特性を改善する。 - 特許庁 - A state of the burst error caused by a bit slip is estimated based on the detection result of the sync displacement detector 114a, and a state of the burst error caused by the quality deterioration of a transmission signal is estimated based on the detection result of the sync loss detector 114b.
ＳＹＮＣ位置ずれ検出部１１４ａによる検出結果に基づいてビットスリップによるバーストエラーの発生状況を推定し、ＳＹＮＣ消失検出部１１４ｂによる検出結果に基づいて伝送信号の品質劣化によるバーストエラーの発生状況を推定する。 - 特許庁 - Also, at the time of reproduction of the UDI signal, UDI digital data obtained through a UDI detecting circuit (low-pass filter) from an RF signal (e.g. 3T single signal) from a disk reproducing device are stored in a data buffer, compared with write-data of the PN signal generator, and an error rate is measured by a bit error counter.
また、ＵＤＩ信号の再生時には、ディスク再生装置からのＲＦ信号（例えば３Ｔ単一信号）からＵＤＩ検出回路（ローパスフィルタ）を経て得られたＵＤＩデジタルデータをデータバッファへ蓄積し、ＰＮ信号発生器の書き込みデータと比較し、ビットエラーカウンタでエラーレートを測定する。 - 特許庁 - An input code string, in which a synchronization code is inserted into any one of a plurality of periodically predetermined synchronization code inserting positions and a decodable stuffing bit is uniformly inserted as necessary from an opposite direction, is decoded, and the decoding end position of the code string immediately before the stuffing bit is compared with the start position of the stuffing bit, thereby detecting an error in an input code string.
予め周期的に定められた複数の同期符号挿入位置のいずれかに同期符号が挿入されると共に、逆方向から一意に復号可能なスタッフィングビットが適宜挿入された入力符号列を復号化し、スタッフィングビットの直前の符号列の復号終了位置とスタッフィングビットの開始位置とを比較することにより、入力符号列中の誤りを検出する。 - 特許庁 - To provide a measurement device and method for an equivalent CN ratio or a bit error rate by using a measured value of an OFDM wave and a measurement device easily acquired without the need for transmitting a particular signal.
特別な信号の送信が必要なく、ＯＦＤＭ波の測定値と入手容易な計測器とを用いて等価ＣＮ比またはビット誤り率を計測できる装置及び方法を提供すること。 - 特許庁 - To provide a technology of enhancing the estimation accuracy of the dispersion value of transmission path noise when the dispersion value of transmission path noise is estimated by converting the BER (Bit Error Rate) of data currently subjected to puncturing.
パンクチャ処理が実行されているデータのＢＥＲを変換して伝送路雑音の分散値を推定する場合に、伝送路雑音の分散値の推定精度を向上する技術を提供する。 - 特許庁 - To detect a carrier that does not depend on a bit rate by using a costas detector to perform FFT (fast Fourier transform) of a phase error of the carrier when detecting a PSK (phase shift keying) modulated wave carrier.
ＰＳＫ変調波の搬送波を検出するときに、コスタス検波器を用いて搬送波の位相エラーをＦＦＴすることによりビットレートに依存しない搬送波を検出することを目的とする。 - 特許庁 - A scrambler 22 respectively scrambles the L kinds of bit sequences and produces L kinds of scrambled watermark data X' and an ECC part 24 adds a parity for an error correction to each of data.
スクランブラ２２はそのＬ種類のビット系列をそれぞれスクランブルして、Ｌ種類のスクランブルされた透かしデータＸ'を生成し、ＥＣＣ部２４はそれぞれに誤り訂正のためのパリティを付加する。 - 特許庁 - To effectively display the change in information regarding transmission state over time, such as the bit error rate (BER) by a transmission state displaying device that displays information regarding the transmission state in a digital transmission system.
ディジタル伝送システムの伝送状態に関する情報を表示する伝送状態表示装置で、ＢＥＲなどの伝送状態に関する情報の時間変化を効果的に表示する。 - 特許庁 - Bit width limited outputs from coherent receiving sections 101 and 121 are added by means of an adder 117 and stored in a frame buffer 118 before being delivered to a soft decision input error correcting section 120.
各コヒーレント受信部１０１、１２１からのビット幅制限された出力を加算器１１７で加算し、フレームバッファ１１８に蓄積した後、軟判定入力誤り訂正部１２０に送る。 - 特許庁 - To provide a decoding method for an encoding system having a trellis structure and a conjugate encoding system with a parity check code in which computational complexity/memory capacitance is suppressed while improving a bit error rate.
ビット誤り率の改善を図りながら、計算量・メモリ量を抑制したトレリス構造を有する符合化方式とパリティ検査符合による連接符号化方式の復号方法を提供する。 - 特許庁 - Consequently, the number of branches in the receiving circuit does not change, even if the multiplex number N increases while a signal light intensity to be input to the receiving circuit is in a fixed state, thereby a BER (bit error rate) can be prevented from deterioration.
そのため、受信回路へ入力する信号光強度が一定の状態で多重数Ｎが増えても受信回路内での分岐数は変化しないためＢＥＲの劣化を防ぐことができる。 - 特許庁 - Thus, since error property of partial bits to be determined in the partial bit determination unit 509, 512 is improved, the reliability of reduced candidate signal points to be used in a likelihood detection unit 518 is improved.
これにより、部分ビット判定部５０９、５１２で判定する部分ビットの誤り特性が向上するので、尤度検波部５１８で用いる削減された候補信号点の信頼性が向上する。 - 特許庁 - To provide a demodulator that can prevent characteristics such as a bit error rate from being deteriorated, even if the frequency of an input IF signal deviates greatly from a frequency from an oscillator.
入力ＩＦ信号の周波数と発振器の周波数の差が大きいと、ミキサ出力信号のスペクトルの中心がずれ、ロールオフフィルタの通過帯域を外れ、ビット誤り率特性等の劣化を招く。 - 特許庁 - To improve a communication rate or a bit error rate of optical communication by suppressing an influence of wavelength dispersion of a long optical path on the communication rate in an optical buffer delay unit using the long optical path.
長い光路を用いた光バッファ遅延器で、光路の波長分散特性が通信速度に及ぼす影響を抑制して、光通信の通信速度あるいはビット誤り率を改善する。 - 特許庁 - To provide a receiver at a low level bit error rate BER by realizing provision of an adaptive equalizer where the divergence of an equalizer is avoided, based on information of maximum likelihood decoding (Viterbi decoding).
最尤復号（ビタビ復号）の情報から等化器の発散を回避することが可能な適応形等化器を提供を実現し，低レベルのＢＥＲ（ビットエラーレート）の受信装置を提供すること。 - 特許庁 - To achieve a low bit error rate by preventing signal resolution from being deteriorated and a signal to noise ratio from being reduced by transition curvature between non-symmetrical bits in a magnetic head used for a single recording system.
シングル記録方式に用いる磁気ヘッドおいて、非対称なビット間転移湾曲によって、信号分解能が劣化ならびに信号対ノイズ比が低下することを防ぎ、低いビット誤り率を実現する。 - 特許庁 - An adaptive motion compensator 132 communicates with the encoder for predicting whether a decoded version of the intermediate bit-rate macroblock data has accumulated predicted error frame energy exceeding a maximum threshold (228).
適応型動き補償器（１３２）は、符号化器と交信して、中間ビットレート・マクロブロック・データの復号バージョンが、最大閾値を超える累積された予測エラー・フレーム・エネルギを有するかどうか（２２８）を予測する。 - 特許庁 - One device receives the looped-back BER data and measures bit error rates of the first-transmitted BER data and the looped-back BER data.
さらに、一方の移動体通信機器において折返されたＢＥＲデータを受信し、最初に送信したＢＥＲデータと折返されたＢＥＲデータのビット誤り率（以下、ＢＥＲと称す）測定する。 - 特許庁 - In a control firmware 6, when the occurrence of correction of an ECC1 bit error in a memory is notified from monitor parts 8 or 9, surrounding temperature of a memory at the time is obtained by a temperature monitoring part 11.
制御ファームウェア６は、メモリでＥＣＣ１ビットエラー訂正が発生したことをＥＣＣ監視部８または９から通知されると、そのときのメモリの周囲温度を温度監視部１１より得る。 - 特許庁 - In a method for recognizing a data transmission error in a CAN controller, at least one check bit capable of executing verification for ensuring the consistency of transmitted data.
ＣＡＮ−コントローラ内部のデータ伝送におけるエラーの認識方法において，前記伝送されたデータの一貫性を保証するための検査をすることが可能な，少なくとも１つのチェックビットが生成される。 - 特許庁 - To achieve a high transmission speed and to reduce a bit error rate in a frequency selectivity fading propagation environment and in a propagation environment in which a subcarrier where it is difficult to form an independent transmission path is present.
周波数選択性フェージング伝搬環境や独立な伝送路の形成が難しいサブキャリアの存在する伝搬環境において、伝送速度が高くかつビット誤り率を低減する。 - 特許庁 - A scrambler 22 respectively scrambles the L kinds of bit sequences and produces L kinds of scrambled watermark data X' and an ECC part 24 adds a parity for an error correction to each of data.
スクランブラ２２はそのＬ種類のビット系列をそれぞれスクランブルして、Ｌ種類のスクランブルされた透かしデータＸ’を生成し、ＥＣＣ部２４はそれぞれに誤り訂正のためのパリティを付加する。 - 特許庁 - A receiving state judgment part 14 judges whether or not reception of digital broadcast for fixed receivers is possible based on receiving state data c1, c2 such as a bit error rate, etc. to be obtained from the respective receivers 11, 12.
受信状況判定部１４は、各受信機１１，１２から得られるビットエラー率等の受信状況データｃ１，ｃ２に基づいて固定向けデジタル放送の受信が可能かどうかを判定する。 - 特許庁 - To provide a wireless receiver and wireless receiving method capable of achieving an excellent bit error rate characteristic, in simple configuration, in a MIMO system wherein it is necessary to perform single carrier transmission.
シングルキャリア伝送を行う必要があるＭＩＭＯシステムにおいて、簡易な構成で優れたビット誤り率特性を実現させることができる無線受信装置及び無線受信方法を提供する。 - 特許庁 - To provide a capability for estimating QoS watched from an end user by providing a method and a device for estimating a bit error rate in respect to a bearer service to use a convolution coding scheme.
畳み込みコーディングスキームを使用するベアラサービスに対して、ビット誤り率を推定するための方法および装置を提供し、したがってエンドユーザから見たＱｏＳを推定する能力を提供する。 - 特許庁 - To provide an error correction decoder where a configuration of the coder is simplified by eliminating the need for processing of adding a tail bit in a trellis termination processing and deterioration in a coding rate can be prevented.
トレリス終端処理においてテールビットを付加する処理を不要にして符号器の構成を簡単にするとともに、符号化率の低下を防止することができる誤り訂正復号器を提供する。 - 特許庁 - The CRC error detecting circuit divides the multiplexed data by using the buffer memory and performs the CRC operation by using a CRC register whenever the circuit receives one bit of multiplexed data.
前記ＣＲＣ誤り検出回路は、バッファメモリを用いることによって、多重化されたデータを分割し、多重化データを１ビット受信する度に、ＣＲＣレジスタを用いてＣＲＣ演算を行う。 - 特許庁 - To suppress increase of a quantization error by bit shortage, in audio encoding technology used in an accumulation medium field such as a silicon audio or a DVD, or a broadcast field such as terrestrial digital broadcast.
シリコンオーディオやＤＶＤなどの蓄積メディア分野、地上デジタル放送などの放送分野で用いられるオーディオ符号化技術に関し、ビット不足による量子化誤差の増大を抑制する。 - 特許庁 - By compensating for power attenuation in deeper target data layers, the variance of power in the returned reading beams is decreased, possibly improving the bit error rate in micro-hologram reading techniques.
より深部の標的データ層におけるパワー減衰を補償することにより、戻り読み取りビームにおけるパワーの分散が減少し、場合によりマイクロホログラム読み取り技術におけるビット誤り率を改善する。 - 特許庁 - Also, the terminal CPU in the reception state automatically restores 1 byte of at least 1 bit damaged by a parity error by the action of a checksum command within the frame configuring the received data signals.
また、受信状態の端末ＣＰＵは、受信したデータ信号を構成するフレーム内のチェックサムコマンドの作用によって、パリティエラーで破損された少なくとも１のビットの１バイトを自動修復する。 - 特許庁 - A difference metric obtained by a difference metric computing circuit 9 for the path selected by the circuit 10 is statistically processed by a μ, σ computing circuit 13 in order to compute a bit error rate.
上記パス選択回路１０により選択されたパスについて差メトリック演算回路９により得られた差メトリックをμ、σ計算回路１３により統計処理して、ビットエラーレートを計算する。 - 特許庁 - A second tracking error detector 26 detects positional deviation between a track and an optical beam on the basis of comparison of respective reproduced signals of first and second bit columns, and outputs a second positional deviation result.
第２のトラッキングエラー検出器２６は第１、第２のピット列それぞれでの再生信号の比較に基づいてトラックと光ビームとの位置ずれを検出して第２の位置ずれ検出結果を出力する。 - 特許庁 - The receiver receiving the first puncture code data inserts dummy bits to the bits of the particular part, decodes the resulting data, checks an error from each bit corresponding to raw data and transmits a retransmission request to the transmission apparatus.
これに対し、受信装置が、特定部分のビットにダミービットを挿入し、復号して、原データの対応する各ビットについて誤り検出をし、送信装置へ再送要求を送信する。 - 特許庁 - Erroneous recognition of phase error, which can occur in a conventional phase error detection circuit is reduced by a phase error detection circuit 13 for changing calculation processing for determining phase errors between a reproduced signal 20 and an n-bit oscillator output 18, according to a tilt signal 19 of the output 18, thereby enabling an more stable operation of a PLL circuit than that of a conventional circuit.
ｎビット発振器出力１８の傾き信号１９に対応して、再生信号２０とｎビット発振器出力１８の位相誤差を求める演算処理を変える位相誤差検出回路１３により、従来の位相誤差検出回路で起こり得た位相誤差の誤認識を減少させ、従来回路より安定したＰＬＬ回路動作を可能にする。 - 特許庁 - The waveform of a reproducing signal read from an optical disk is equalized to generate a partial response waveform by a PRML circuit 40, the partial response waveform is subjected to maximum likelihood decoding to generate a bit string, an ideal signal is generated from the bit string, and an equalization error signal is generated from the ideal signal and the partial response waveform.
光ディスクから読み取った再生信号を、ＰＲＭＬ回路４０にて、波形等化してパーシャルレスポンス波形を生成し、このパーシャルレスポンス波形に対して最尤復号を行うことによってビット列を生成し、ビット列から理想信号を生成し、この理想信号とパーシャルレスポンス波形とから等化誤差信号を生成する。 - 特許庁 - The method of processing data includes decoding extracted data, correcting errors of the decoded data and generating data bits and data bit flags indicating error-corrected data bits from among the data bits, re-decoding the extracted data according to the data bits and the data bit flags, and correcting errors of the re-decoded data.
抽出されたデータをデコーディングし、デコーディングされたデータのエラーを訂正してデータビット及びデータビットのうち、訂正されたデータビットを表示するデータビットフラッグを生成し、データビット及びデータビットフラッグによって抽出されたデータを再デコーディングし、再デコーディングされたデータのエラーを訂正するデータ処理方法である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
