「bit error」を含む例文一覧(1316)
＜前へ 1 2 .... 14 15 16 17 18 19 20 21 22 .... 26 27 次へ＞- To conduct the test of railroad remote radio used in communication in a train, without recording a bit error caused by radio interference.
列車内通信に用いられる鉄道遠隔無線の試験において、混信によって引き起こされるビット誤りを記録することなく試験を行えるようにすることを課題とする。 - 特許庁 - To provide an OFDM receiver that efficiently estimates a signal after waveform equalization so as to enhance the bit error rate characteristic in the case of waveform equalization to the signal through the estimation of a frequency characteristic of a transmission channel.
伝送路の周波数特性を推定して波形等化をする際に、波形等化した後の信号を効率的に表現し、ビット誤り率特性を向上させる。 - 特許庁 - To provide an MPEG image decoder that can normally display an image even when the image has a data stream structure not conforming to the standards as in the case that a bit stream includes an error.
ビットストリームがエラーを含む場合等、規格外のデータ列構造であっても、正常に画像を表示することができるＭＰＥＧ画像復号装置を提供する。 - 特許庁 - To provide an optical semiconductor device which assures large extinction ratio and stable oscillation spectrum and moreover enables optical transmission in the small bit error rate.
光半導体装置に関し、消光比が大きく、また、発振スペクトルが安定で、符号誤り率が小さい光伝送を可能にする光半導体装置を提供しようとする。 - 特許庁 - To provide a non-volatile semiconductor storage improving yield of manufacturing by reading out data having no error even when leak is caused in a bit line.
ビット線にリークがあった場合でも、誤りのないデータ読み出しを行うことで、製造の歩留まりを向上させた不揮発性半導体記憶装置を提供する。 - 特許庁 - A bit error map for testing a semiconductor memory is formed, the prescribed data value A is written in a memory cell, successively read out, and compared with a written data value.
半導体メモリのテストのため、ビットエラーマップが形成され、その際、所定のデータ値がメモリセル内に書き込まれ、続いて、読み出され、書き込まれたデータ値と比較される。 - 特許庁 - Then, the bit error rate is corrected by correcting means (11, 12 and 13) based on the measurement sample number of the path selected by the circuit 10 and a total sample number.
そして、上記パス選択回路１０により選択されたパスの測定サンプル数と全サンプル数に基づいて補正手段(１１,１２,１３)によりビットエラーレートを補正する。 - 特許庁 - An efficient retransmission of data using symbol accumulation, wherein the packet received in error is retransmitted at a lower energy-per-bit level concurrently, in the same frame as with the new packet.
パケットが誤って受信される場合のシンボル累算を用いた効率的なデータ送信は、新たなパケットと同じフレームで同時により低いビット当たりエネルギーレベルでなされる。 - 特許庁 - A form of video source coding is proposed that is particularly suitable for transmission over a channel at a low bit rate and with a high error rate, such as a wireless transmission channel.
本発明は、無線伝送チャンネルなどの特に高いエラーレートを備えた低いビットレートでのチャンネルを介した伝送に適するビデオソース符号化の一形態を提案する。 - 特許庁 - An error corrected information bit stream is periodically sent to a re-encoding circuit 107 and transmission line encoding processing, modulating processing and relocating processing are performed again.
誤り訂正後の情報ビット列は、定期的に再符号化回路１０７に送られ、再び伝送路符号化処理、変調処理、及び再配列処理が行われる。 - 特許庁 - Thereby, even if the errors occur in the transmitted instruction signals when the instruction signals are transmitted in one-way serial transmission system communication, an error bit can be corrected.
これにより、一方向のシリアル伝送方式通信で指令信号を伝送した際に、伝送した指令信号に誤りが生じても、誤りビットの訂正を図ることができる。 - 特許庁 - It is preferable that the second time constant is greater than the first time constant and the threshold value is to be set somewhat smaller than the bit error rate wherein the audio signal is discontinuous.
第２時定数は第１時定数よりも大きく、閾値は、音声信号が不連続になるようなビットエラーレートの値よりも若干小さく設定されるのが好ましい。 - 特許庁 - Also, the put-out control means outputs a prize ball number signal for which the value of a prize ball put-out number counter becomes 10 regardless of the state of an error bit to the outside of the game machine.
なお、払出制御手段は、エラービットの状態にかかわらず、賞球払出個数カウンタの値が１０になる賞球個数信号を遊技機外部に出力する。 - 特許庁 - To reduce influence on the bit error of an identification code and to reduce degradation of signal quality in the case of unprotecting the identification code of a code vector at the time of transmission.
コードベクトルの識別符号を伝送時に非保護にするような場合に、識別符号のビット誤りに対する影響を少なくし、信号品質の劣化を低減可能にする。 - 特許庁 - To provide a sense amplifier which has a small detection error of a readout signal and small power consumption, a bit line circuit, a storage device, and a method of amplifying the readout signal.
読み出し信号の検出誤りが小さく消費電力の少ないセンス増幅器、ビット線回路、記憶装置および読み出し信号の増幅方法を提供する。 - 特許庁 - At first, an error correction unit 20 derives a correction pattern, showing the position of an information bit to be corrected in the plurality of information bits, from the derived remainder value.
誤り訂正部２０は、まず、導出された剰余値から、複数の情報ビットにおいて、訂正すべき情報ビットの位置が示された訂正パターンを導出する。 - 特許庁 - To provide a receiver and a communication system which reduces a memory capacity, the number of gates, and a circuit scale, and has stable and high BER (Bit Error Rate) performance.
メモリ容量、ゲート数、及び回路規模を削減すると共に安定した高いＢＥＲ性能を有することができる受信装置及び通信システムを提供する。 - 特許庁 - To provide an AGC circuit for controlling a gain of an AGC amplifier so as to reduce a bit error rate or for separately controlling two AGC amplifiers.
ビット誤り率が少なくなるようにＡＧＣアンプの利得を制御するＡＧＣ回路、または２つのＡＧＣアンプを別個に制御するＡＧＣ回路を提供する。 - 特許庁 - To provide a data receiver and a data receiving method capable of normally receiving data even in a situation that an error between a bit cycle and a sampling cycle is generated.
ビット周期とサンプリング周期間の誤差を有する状況においても正常にデータ受信を行えるようにしたデータ受信装置およびデータ受信方法を提供する。 - 特許庁 - To obtain a spectrum spread receiver capable of realizing the accuracy of an estimation carrier, the improvement of transmission efficiency and further a satisfactory bit error rate characteristic.
推定キャリアの精度および伝送効率の向上を実現可能とし、さらに、良好なビット誤り率特性を実現可能なスペクトル拡散受信装置を得ること。 - 特許庁 - A direction signal transmitting part 24 transmits a transfer rate control direction signal for directing adjustment of the transfer rate of the transmitting part 11 according to the measured bit error rate.
指示信号送信部２４が、測定されたビット誤り率に応じて、送信部１１の転送速度の調節を指示する転送速度制御指示信号を送信する。 - 特許庁 - The digital signal demodulation IC 82 demodulates video or audio by digital signal processing, detects a bit error rate BER during digital signal processing and inputs it to a CPU84.
デジタル信号復調IC82は、映像や音声をデジタル信号処理により復調するとともに、デジタル信号処理時のビットエラーレートBER を検出しＣＰＵ84に入力する。 - 特許庁 - The upper bit part (ADDRESS U) of the memory address (ADDRESS) is supplied to an error control module 132 as test mode instruction information (TEST MODE).
エラー制御モジュール１３２には、メモリアドレス（ＡＤＤＲＥＳＳ）の上位ビット部（ＡＤＤＲＥＳＳ＿Ｕ）がテストモード指示情報（ＴＥＳＴ＿ＭＯＤＥ）として与えられる。 - 特許庁 - To reproduce data with the satisfied bit error rate even when the unexpected DC level change peculiar to the DWDD(domain wall displacement detection) system is generated in the reproduced signal.
再生信号にＤＷＤＤ方式特有の突発的な直流レベル変動が生じた場合でも、良好なビット誤り率をもってデータを再生する。 - 特許庁 - Each intermediate data word is controlled by one or more data processing operations for a result bit which enters the vacancy part without bringing an error into adjoining data words.
各中間データ語は、隣接するデータ語に誤りを持ち込まずに、空き部分に入る結果ビットに対する１つまたはそれ以上のデータ処理演算に支配される。 - 特許庁 - To prevent the deterioration in error correction capability, even if a tail bit is included in an internal interleave when a turbo code on the code side the time of using SOVA as a decoding algorithm.
復号アルゴリズムにＳＯＶＡを用いる場合に、符号側でテールビットをターボ符号の内部インタリーブに含ませても誤り訂正能力を劣化させないこと。 - 特許庁 - In the frame inside the same scene, the allocation bit amount Bt immediately before is successively updated so as not to make the cumulative error D exceed the maximum amount Dmax set beforehand.
同一シーン内のフレームでは、累積誤差Ｄが予め設定された最大量Ｄｍａｘを上回らないように直前の割当ビット量Ｂｔを逐次更新する。 - 特許庁 - To provide a means for reducing the occurrence of bit error caused by composing processing in a zone boundary, in a diversity receiving apparatus for performing maximum ratio synthetic diversity processing.
最大比合成ダイバーシチ処理を行うダイバーシチ受信装置において、ゾーン境界での合成処理によるビット誤りの発生を軽減する手段を提供する。 - 特許庁 - To obtain an optical communication instrument wherein momentary cutoff of the output of the output light, bit error and bad influence to adjacent wavelength are prevented when performing optical output power control.
光出力パワー制御を行う際に、出力光の瞬間的な光出力断、ビットエラーおよび隣接波長への悪影響を防止する光通信装置を得る。 - 特許庁 - Accordingly, error propagation is confined to a single frame and the decoder can simultaneously handle bit errors and packet erasures when decompressing a received audio bitstream.
したがって、エラー伝搬が単一のフレームに限定され、デコーダは、受信されたオーディオビットストリームを伸長するとき、同時にビットエラーおよびパケット消去を処理することができる。 - 特許庁 - To improve the reproduction characteristics, such as BER(bit error rate), of an optical recording medium and by stressing the reflectivity difference between a crystalline state and amorphous state in a recording layer.
記録層における結晶質状態と非晶質状態での反射率差を強調し、光記録媒体のＢＥＲ等の再生特性を向上させる。 - 特許庁 - If a bit error occurs in the same determination area when the test data is reproduced and a plurality of ECC errors occur, it is recognized as a defective sector.
試験データを再生して複数回のＥＣＣエラーが発生したときに同一の判定領域にビット・エラーが発生している場合には、欠陥セクタであると認定する。 - 特許庁 - A plurality of pieces of packet continuity information are superimposed upon one packet to be transmitted/received, and correct information is derived from the plurality of pieces of packet continuity information even if a bit error occurs.
一つのパケットに複数のパケット連続性情報を載せて送受信し、ビットエラーが発生しても複数のパケット連続性情報から正しい情報を導き出す。 - 特許庁 - Since a coder side transmits an external code parity bit different for each retransmission and a decoder side uses the external code parity bit different for each retransmission for the number of retransmission times to carry out external code decoding processing, the correction capability of the burst error is enhanced.
これにより、再送毎に異なる外符号パリティビットが送信され、復号側では再送回数分の異なる外符号パリティビットを用いて外符号復号化処理を行うことができるので、バースト誤りの訂正能力が向上する。 - 特許庁 - To accurately detect a state that a synchronous word or an overlap occurs when the overlap occurs in a variable length code and the synchronous word on a bit stream due to a transmission error, etc., in a variable length code decoding apparatus of an image compression bit stream.
画像圧縮ビットストリームの可変長符号復号装置において、伝送エラー等によってビットストリーム上で可変長符号と同期語にオーバーラップが発生した場合に、同期語やオーバーラップが発生した状態を正確に検出する。 - 特許庁 - When this parity bit sequence does not correspond to the form according to the request of the recording and reproduction system, a new parity bit sequence for error correction is generated by adding the dummy symbol of other pattern to the digital information sequence after conversion processing.
また、このパリティビット系列が記録再生系の要求に応じた形態に対応していない場合、変調処理後のデジタル情報系列に他のパターンのダミーシンボルを付加して、新たな誤り訂正用のパリティビット系列を生成させる。 - 特許庁 - In a receiver, viterbi decoding is performed before majority judgement, bit errors in the preceding stage of a majority judgement circuit are suppressed as much as possible, the certainty of the majority judgement is improved and the final bit error rate is substantially improved.
受信装置では、多数決判定を行う前にビタビ復号を行うようにして多数決判定回路の前段でのビット誤りを極力抑圧し、多数決判定の確からしさを向上し、最終的なビット誤り率を大幅に改善する。 - 特許庁 - Comparison operation of a plurality of times detects the FeRAM cell 110 which may characterize operation of the FeRAM cell 110, predict, or introduce a bit error, or it is used for reading multi-bit values from the FeRAM cell 110.
複数回の比較動作は、ＦｅＲＡＭセル（１１０）の動作を特徴付けるか、予言する、あるいはビットエラーを導くかもしれないＦｅＲＡＭセル（１１０）を検知する、あるいはＦｅＲＡＭセル（１１０）からマルチビット値を読み取るために用いられる。 - 特許庁 - In the transmission of an audio signal through the use of the AC of the ground digital broadcast, the configuration of an AC packet is designated by a bit placed in the vicinity of the head of a frame, and a parity bit for error correction in the unit of frames is not transmitted.
地上デジタル放送のＡＣを使って音声信号を伝送するに際して、フレームの先頭近傍に配置されたビットによりＡＣパケットの構成を指定し、また、フレーム単位の誤り訂正のためのパリティビットを伝送しないようにした。 - 特許庁 - Then the bit error detecting means 21 compares the demodulated data DA1 and DA2 with each other in the same timing according to the synchronizing signals and displays occurrence of bit errors to the digital broadcast receivers 30 and 40 when they do not match each other.
そして、ビットエラー検出手段２１は、同期信号ＳＹＮ１，ＳＹＮ２に基づいて同じタイミングで復調データＤＡ１，ＤＡ２を相互に比較し、不一致であるときデジタル放送受信器３０，４０におけるビットエラーの発生を表示する。 - 特許庁 - To provide a system automatically recovering firmware from a remote place when a firmware code fails due to a defect bit by writing a new firmware revision when a physical bit error occurs in a flash ROM or the like with the firmware written therein, for example.
ファームウェアを書き込むフラッシュROMなどに物理的なビット欠陥がある場合など、新規ファームウェアレビジョンを書き込む事により、ファームウェアコードが該当ビットにより異常となった場合、遠隔地から自動でリカバリを行うシステムを提供する。 - 特許庁 - To provide a high quality and high speed optical communication system for avoiding occurrence of error floor by making error correction on a number of residual errors caused by soft decision decoding of an inner code in accordance with an outer code for suppressing an increase in a transmission rate even on a transmission line where a higher bit error may occur.
より高いビット誤りが生じる伝送路においても、内符号の軟判定復号による多くの残留エラーを、伝送速度の上昇を抑えることが可能な外符号により誤り訂正することで、エラーフロアの発生を回避し、高品質で高速な光通信システムを提供することを目的とする。 - 特許庁 - The receiver is provided with an error rate detection means 31 that detects a bit error rate of the received prediction error signal, inverse quantizers 32-34, a selection means 35 that selects any of differential signals outputted from the inverse quantizers 32-34, and a control means 36 that controls the operation of the selection means 35.
受信機は、受信した予測誤差信号のビット誤り率を検出するための誤り率検出手段３１と、逆量子化器３２〜３４と、逆量子化器から出力される差分信号のいずれか１つを選択する選択手段３５と、該選択手段の動作を制御する制御手段３６とを備える。 - 特許庁 - The generation of the minute error in the data transmitting and receiving processing routine is determined according to whether the archive bit of a log file is raised or not every prescribed timing (step S410), and when the occurrence of the minute error is determined, and a mail for reporting the occurrent of error is automatically transmitted to a manager through the Internet (step S430).
その一方で、所定のタイミングごとにデータ送受信処理ルーチンに軽微なエラーが発生したか否かをログファイルのアーカイブビットが立っているか否かで判定し（ステップＳ４１０）、軽微なエラーが発生したと判定されたときにはエラー発生を知らせるメールを管理者へインターネットを介して自動送信する（ステップＳ４３０）。 - 特許庁 - The second byte of an error command 81 is defined as "55H(01010101B)" set and reset every other bit, so that, when a display control board D accurately receives the error command 81 to display the error, it is confirmed that there is no bridge (short circuit) in the signal wire for transmitting the control command.
エラーコマンド８１の２バイト目は、１ビット置きにセット及びリセットされた「５５Ｈ（01010101B）」とされているので、表示用制御基板Ｄがエラーコマンド８１を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ（短絡）がないことを確認することができる。 - 特許庁 - Since a second bite of an error command 81 is set as "55H(01010101B)" which is set and reset at intervals of one bit, the absence of a bridge (short circuit) between the signal lines for transmitting the control command can be checked when a control board D for display accurately receives an error command 81 and performs error display.
エラーコマンド８１の２バイト目は、１ビット置きにセット及びリセットされた「５５Ｈ（01010101B）」とされているので、表示用制御基板Ｄがエラーコマンド８１を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ（短絡）がないことを確認することができる。 - 特許庁 - A digital broadcast receiver for receiving digital broadcasting, and for outputting a voice signal is provided with: a decode part 14 for detecting the bit error rate of digital broadcasting; and a sound quantity deteriorating part 16 for deteriorating at least sound quantity between the sound quality and sound volume of a voice corresponding to the voice signal in response to the detected bit error rate.
デジタル放送を受信して音声信号を出力するデジタル放送受信装置において、デジタル放送のビットエラーレートを検出するデコード部１４と、この検出されたビットエラーレートに応じて、音声信号に対応する音声の音質もしくは音量のうち、少なくとも音質を低下させる音質低下部１６とを備えること特徴とする。 - 特許庁 - An error correction candidate extraction unit 88 generates an error coefficient representing a degree for a value of each bit to be wrong for bits of a predetermined number based on values of bits of the predetermined number transmitted before the present bit and determined by a comparator 87, the delay profile and a comparative value calculated from the separated waveform by a comparative value calculation unit 85 or 86.
また、誤り訂正候補抽出部８８は、現在のビットよりも前に送信され、比較部８７により決定済みの所定の数のビットの値と、遅延プロファイルと、比較値算出部８５または８６が分離波形から算出した比較値に基づいて、所定の数のビットに対し、各ビットの値が誤っている程度を表す誤り係数を生成する。 - 特許庁 - Particular symbols steadily becoming low in error immunity can be prevented, by revising bit allocation in symbols in the QAM modulation and an arrangement rules of the symbols to signal points by each transmission so as that the error rate can be reduced and the throughput can be improved.
ＱＡＭ変調におけるシンボル内のビット配置と、信号点への配置規則とをシンボルの送信ごとに変更することにより、特定のシンボルが定常的に低い誤り耐性となることを防止でき、誤り率の低減、スループットが向上できる。 - 特許庁 - A simple address comparison circuit 6 compares the own address information in the specified number of bits with data one by one bit each and a 3-error discrimination section 7 compares the number of error bits being the result of comparison with a predetermined number.
簡易アドレス比較回路６は、これらの規定ビット数の自アドレス情報と、データとを、簡易アドレス比較回路６が１ビットずつ比較し、比較結果の誤りビット数を予め定められた所定数と３誤り判定部７が比較判定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
