「bit error」を含む例文一覧(1314)
＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 .... 26 27 次へ＞- To provide an error control apparatus using a reserved bit which can improve error correction performance by applying pre-decoding through masking to the reserved bit included in received data before decoding the received data, and after that, decoding the data in an ultra-wide band modem.
超広帯域モデムにおいて、受信データをデコーディングする前に、受信データに含まれる予備ビットに対してマスキングを通じたプリデコーティングを行い、その後にデコーディングを行うようにすることで、誤り訂正能力を向上させることができる、予備ビットを用いた誤り制御装置を提供すること。 - 特許庁 - The method further includes: detecting a toggle portion of 1 bit providing error information of each of the series of obtained transport packets; and determining presence/absence of error of a specific type in the transport packet in accordance with a status of the toggle portion of 1 bit.
さらに、取得した一連のトランスポート・パケットの各々のトランスポート・パケットの中で、トランスポート・パケットのエラー情報を提供する１ビットのトグル部を検出して、その１ビットのトグル部の状態に応じてトランスポート・パケットに特定のタイプのエラーが存在するかどうかを判定する。 - 特許庁 - Coarse adjustment is performed by monitoring a bit error rate (BER) for each value set more coarsely than when a dispersion value is determined, and determining in advance a comparison threshold for determining a dispersion value used for dispersion control from the monitored bit error rate (BER) of the optical signal.
分散値の決定時よりも粗く設定された設定値ごとの符号誤り率（ＢＥＲ）をモニタリングし、モニタリングされた光信号の符号誤り率（ＢＥＲ）から、分散制御に用いられる分散値を決定するための比較閾値を予め決定する粗調整を実行する。 - 特許庁 - A conventional type ECC circuit 4 which is generally used is applied to the bit string of "16+parity 5 bits", and an error correction/decoder 14 in which the number of passing stages is reduced is applied to the bit string of "4+parity 3 bits"×3 by sharing error correction and decoding as post-correction processing.
「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。 - 特許庁 - When the code error rate measuring apparatus 10 conducts a code error rate measurement test of an object 13 to be measured, the error detector 12 outputs the control signal on the basis of a result of bit error detection and automatically adjusts the amplitude of the test data signal, an offset voltage, and a phase relation between the test data signal and the clock signal.
符号誤り率測定装置１０は、被測定物１３の符号誤り率測定試験に際して、エラー検出器１２は、ビットエラーの検出結果に基づいた制御信号を出力し、テストデータ信号の振幅及びオフセット電圧、並びに、テストデータ信号とクロック信号との位相関係を自動調整する。 - 特許庁 - When a decoding error is detected in macro block information residing in slice information in a bit stream and an error concealment process is required, a frame of which display time is the closest to a slice in which the decoding error has been detected among decoded reproduced images accumulated in a reference frame buffer is used as a reference frame for error concealment.
ビットストリーム内のスライス情報に存在するマクロブロック情報にデコードエラーが検出され、エラーコンシールメント処理を行う場合に、参照フレームバッファに蓄積されている復号した再生画像の中で、デコードエラーが検出されたスライスに最も表示時刻が近いフレームをエラーコンシールメントの参照フレームとする。 - 特許庁 - A framing error detecting part 22 of a receiver 20 receives the measuring data D1, detects the occurrence of a framing error for each measuring point and generates framing error detection information about the framing error that occurs when communication speeds do not coincide between the transmitting side and the receiving side so that the stop bit can not be normally detected.
受信装置２０のフレーミングエラー検出部２２は、送信側と受信側の通信速度が不一致で、ストップビットの正常検出ができないときに発生するフレーミングエラーに対し、測定用データＤ１を受信して測定ポイント毎にフレーミングエラーの発生検出を行い、フレーミングエラー検出情報を生成する。 - 特許庁 - A flash memory device has an error correction circuit and a block management means, and after the remaining count of reserved blocks reaches a threshold set for the block management means, the flash memory device corrects error data having bit errors below a bad block threshold, sends out the error-corrected data to a host, and refreshes a block in which the error has occurred.
フラッシュメモリデバイスにエラー訂正回路とブロック管理手段とを設け、予備ブロックの残数が前記ブロック管理手段に設定された閾値に至った後は、ｂｉｔエラーがｂａｄブロック閾値未満であったデータをエラー訂正してホストに送出するとともに、該エラーを生起したブロックをリフレッシュする。 - 特許庁 - To perform error correction in a synchronous network simultaneously operated with an asynchronous network, by comparing random data for error detection received from the synchronous network with a random data generated by using an identical rule to the above random data for error correction, and by inverting the corresponding bit value of media data synchronized with the random data for error detection when the above random data are different.
同期網と非同期網を同時に動作させ、同期網から受信した誤り検出用ランダムデータとそのデータと同じ規則で生成したランダムデータとを比較し、両者が異なる場合、誤り検出用ランダムデータに同期したメディアデータの該当ビットの値を反転させて誤り訂正を行う。 - 特許庁 - When a prescribed error (for example, prize ball error, full tank error or ball exhaustion error) occurs to disable the putting out of prize balls, the microcomputer for putout control sets a data indicating the ongoing preparation for putting out the prize balls by changing the prescribed bit of the reception ACK signal and transmits the reception ACK signal set.
払出制御用マイクロコンピュータは、所定のエラー（例えば、賞球エラー、満タンエラー、球切れエラー）が発生して賞球払出が不可能な状態のときに、賞球払出の準備中である旨を示すデータを、受信ＡＣＫ信号の所定ビットを異ならせることにより設定し、当該設定がなされた受信ＡＣＫ信号を送信する。 - 特許庁 - When a decode error is detected in macro block information that resides in slice information in a bit stream and error concealment processing is performed, a frame having the display time closest to a slice with the decode error detected is used as a reference frame for error concealment in the reproduction images accumulated in a reference frame buffer.
ビットストリーム内のスライス情報に存在するマクロブロック情報にデコードエラーが検出され、エラーコンシールメント処理を行う場合に、参照フレームバッファに蓄積されている復号した再生画像の中で、デコードエラーが検出されたスライスに最も表示時刻が近いフレームをエラーコンシールメントの参照フレームとする。 - 特許庁 - To provide an error correction coding device and method and a digital transmission system which avoid the occurrence of an error floor by changing the order of arrangement of respective bits of code words of an outer code in consideration of non-uniformity in bit error rate after decoding of an inner code.
内符号の復号後のビット誤り率不均一性を考慮して、外符号の符号語の各ビットの並び順を変更することにより、エラーフロアの発生を回避するようにした誤り訂正符号化装置および方法ならびにデジタル伝送システムを得る。 - 特許庁 - A prize ball number signal is outputted to the outside of the game machine every time the value of a prize ball put-out number counter becomes 10 regardless of the state of the error bit in an information output processing, and an error state is canceled when signals are inputted from an error cancellation switch.
払出制御手段は、情報出力処理にてエラービットの状態によらずに賞球払出個数カウンタの値が１０になる毎に賞球個数信号を遊技機外部に出力し、エラー解除スイッチからの信号入力があるとエラー状態を解除する。 - 特許庁 - To provide an image coding method for channel transmission at a low bit rate and a high error rate by which propagation of a coding error caused by separating an image into segments can be limited and an error caused by estimation of a motion vector on the inside of the segments can be avoided.
画像をセグメントに分離することによって生じる符号化エラーの伝播を制限することができ、セグメント内部の動きベクトルの推定によって発生するエラーを回避できる、低ビットレート、高エラーレートのチャンネル伝送用の画像符号化方法を提供する。 - 特許庁 - An error detection circuit 160 compares a code series outputted from the encoder 140 with the received code series, detects a syndrome, specifies a bit position generating an error on the basis of the pattern of the syndrome, and outputs an error correcting pulse.
誤り検出回路１６０は、再畳み込み符号器１４０から出力される符号系列と受信された符号系列とを比較して、シンドロームを検出し、そのシンドロームのパターンに基づいて誤りが生じているビット位置を特定し、誤り訂正パルスを出力する。 - 特許庁 - A code sequence division means 103 divides a code sequence outputted from an image coding means 102 by each bit length of a unit block for error correction coding processing so that a synchronous code sequence comes first and an error correction coding means 104 applies the error correction coding processing to an output of the means 103.
画像符号化手段１０２から出力された符号列を、同期符号列が先頭となるように、誤り訂正符号化処理の単位ブロックのビット長毎に、符号列分割手段１０３により分割し誤り訂正符号化処理を行う。 - 特許庁 - The control data is input to a BER measurement/control unit 11 which measures a direct bit error rate, and control data after error correction by an FEC unit 5e which performs forward error correction processing is also input to the BER measurement/control unit 11.
制御データは、直接ビット誤り率の測定を行うＢＥＲ測定／制御部１１に入力されると共に、前方エラー訂正処理を行うＦＥＣ部５ｅによりエラー訂正された後の制御データもＢＥＲ測定／制御部１１に入力される。 - 特許庁 - To provide a system, a method and an apparatus for transferring data and data mask bits in a common frame with a shared error bit code.
共有されたエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するシステム、方法および装置を提供する。 - 特許庁 - To achieve a wireless communication equipment evaluation system capable of certainly inserting a bit error and certainly evaluating a Chase HARQ function.
ビット誤りの挿入を正確に実行し、Chase HARQ機能の評価を確実に実行することができる無線通信機器評価システムを実現する。 - 特許庁 - The importance of video information having video packets are decided, and the different bit error probability(BEP) reference value are set to the video packets.
映像パケットを有している映像情報の重要度を判断して、映像パケットのビットエラー確率（ＢＥＰ）基準値を異なるように設定する。 - 特許庁 - To provide a CPU abnormality monitor device which can detect an operation error of a register for operation or a bit inversion of data in a user area.
演算用レジスタの演算エラーやユーザーエリアにおけるデータのビット反転を検出することができるＣＰＵ異常監視装置を提供する。 - 特許庁 - To control a transmitting optical signal level so as to be a predetermined bit error rate, with respect to a PON system and an optical signal transmission and reception control method.
ＰＯＮシステム及び光信号送受信制御方法に関し、所定のビットエラーレートとなるように送信光信号レベルを制御する。 - 特許庁 - The coupling section 43 couples external noise received via an antenna 2 and the attenuated bit error rate signal and outputs a resultant signal to a second receiving section 45.
結合部４３は、アンテナ２を介して受信した外来ノイズと減衰後のビットエラーレート信号を結合し、第２受信部４５に出力する。 - 特許庁 - A deinterleaving part 287 executes a time deinterleaving, frequency deinterleaving and bit deinterleaving to the error distance of the transmission signal in each carrier.
デインタリーブ部２８７は、各キャリアにおける送信信号の誤差距離に対して、時間デインタリーブ、周波数デインタリーブ及びビットデインタリーブを行い。 - 特許庁 - The CPU for put-out control externally outputs the number of prize balls signal regardless of the state of the error bit when the value of a put-out prize ball counter reaches 10.
払出制御用CPUは、エラービットの状態によらずに、賞球払出個数カウンタの値が１０になると賞球個数信号を外部出力する。 - 特許庁 - To provide a method of processing signals which does not need an excessive redundant bit, has a simple configuration and have low decoding error rate, and a circuit therefor.
余分な冗長ビットを必要としない構成が簡素でしかも復号誤り率の低い信号処理方法及び回路を提供する。 - 特許庁 - To provide a bit error rate measuring method and a measuring apparatus which can grasp the position of a vehicle with high precision and eliminate the moving limitation of the vehicle.
車両の位置を高い精度で把握し、車両の移動の制限を無くし得るビットエラーレート測定方法及び測定装置を提供する。 - 特許庁 - A bit stream comprises: data B2[J] to be originally decoded; and data D[J+1] substituted if there is an error or lack in data B2[J+1].
ビットストリームは、本来復号されるべきデータB2[J]と、データB2[J+1]にエラーまたは欠落が発生した場合に代用されるデータD[J+1]により構成される。 - 特許庁 - To reduce a bit error rate at a receiving circuit in a transmission system using multi-phase clocks by taking signal at a stable reception signal condition.
多相クロックを使用する伝送システムの受信回路で、受信信号の安定した状態で取り込みを行い、ビットエラーレータを低減する。 - 特許庁 - To reduce the deterioration of a bit error rate property by reducing a maximum value for an amplitude of a radio frequency signal input to a power amplifier.
電力増幅器に入力される無線周波数信号の振幅の最大値を小さくして、ビット誤り率特性の劣化を低減する。 - 特許庁 - To provide a rate-distortion model (R-D) considering an interframe dependency for an optimum bit allocation in a video code conversion for an error resistance.
エラー耐性のビデオ符号変換における最適なビット割り当てのためにフレーム間依存を考慮するレート−歪（Ｒ−Ｄ）モデルを提供する。 - 特許庁 - A table data storage section 11 stores in advance corresponding syndrome data Tb[i] on the occurrence of an error in one-bit of received data.
テーブルデータ記憶部１１は、受信データの１ビットに誤りが発生した場合に対応するシンドロームデータＴｂ［ｉ］を予め記憶している。 - 特許庁 - When the DC component is reduced, it is determined that the bit error rate is large and then the voice output of the infrared communication receiver 1 is turned OFF.
直流成分が減少していれば、ビットエラーレートが大きいと判断して、赤外線通信受信機１の音声出力をＯＦＦとする。 - 特許庁 - To make efficiently transmittable data through a large delay band width object and/or a communication link having a high bit error rate.
大きなディレイ帯域幅物及び／又は高いビット誤り率を有する通信リンクを通じたデータの効率的な送信伝送を可能にする。 - 特許庁 - To provide a digital broadcast receiver capable of determining a bit error rate by simply receiving a quadrature modulation wave.
誤り率の評価を直交変調波を受信するだけで、ビット誤り率を判定することが可能なデジタル放送受信装置を提供する。 - 特許庁 - The display value of the strength of a received electric wave is automatically switched to a bit error rate, C/N ratio, or an AGC configuration voltage according to the amount of multipaths.
マルチパスの量に応じて受信電波強度表示値をビット誤り率やC/N比やAGC構成電圧に自動的に切り替える構成とする。 - 特許庁 - To fast and also accurately verify the function of an ECC circuit which detects and corrects a one-bit error of data with a device configuration on a small scale.
データの１ビット誤りの検出・訂正を行うＥＣＣ回路の機能の検証を小規模な装置構成で高速かつ正確に行う。 - 特許庁 - To solve the problem wherein reliability of data is reduced by accumulation of a bit error, in data copy operation using a copyback function of a nonvolatile memory.
不揮発性メモリのコピーバック機能を用いたデータコピー動作において、ビット誤りが累積されることによりデータの信頼性が低下する。 - 特許庁 - The synchronization pattern is detected based on channel bit strings including redundancy which can be used for error correction.
同期パターン検出ステップでは、誤り訂正に用いることが可能な冗長性を含むチャネルビット列に基づいて同期パターンが検出される。 - 特許庁 - To provide a reception signal processing unit and a reception signal processing method by which the Q of a received signal can easily be grasped depending on the bit error rate BER (D) measured with respect to a threshold level (D).
閾値レベルＤに対して測定されたビットエラーレイトＢＥＲ（Ｄ）より、受信信号のＱ値を容易に把握できるようにする。 - 特許庁 - In a feedforward loop, a second subtracter 10 for calculating the quantization error is used together with a multi-bit quantizer 11.
フィードフォワードループにおいて、多ビット量子化器１１とともに、上記量子化誤差を演算するための第二減算器１０を用いたものである。 - 特許庁 - Then, the diversity receiver selects an antenna having a small bit error rate, and receives a radio signal at a payload section to complete 1-packet communication.
そして、ダイバーシチ受信装置は、ビットエラーレートの小さいアンテナを選択してペイロード部の無線信号を受信して１パケットの通信が完了する。 - 特許庁 - The ECC encoder generates syndrome data enabling h-bit error correction based on information data and a generator polynomial, where h is 2 or an integer greater than 2.
ＥＣＣエンコーダは、情報データ及び生成多項式に基づいて、ｈ（２以上の整数）ビットエラー訂正が可能なシンドロームデータを発生させる。 - 特許庁 - Or the requantization with compensating a quantization error or simple requantization is selected in the unit of macro blocks for performing bit rate conversion.
マクロブロック単位で量子化誤差補償付き再量子化あるいは簡易再量子化を選択してビットレート変換を行わせることもできる。 - 特許庁 - the syndrome S is inputted into burst error pattern generating circuits 2-1 through 2-p which overlap by b-1 bits with each other, with each having information framework of 2b-bit length.
互いにｂ−１ビット重なり、長さ２ｂビットの情報枠のバースト誤りパターン生成回路２-1〜２-pにシンドロームＳを入力する。 - 特許庁 - To distinguish which of radiation and a fault of a memory the bit inversion has been caused by with respect to the error detection of the memory.
メモリのエラー検知において、放射線によるビット反転であるのか、あるいはメモリの故障によるビット反転であるのかを識別可能とする。 - 特許庁 - Generation of diagnostic bus transaction error signal is forced until a sticky-bit latch 30 within each of diagnostic interface circuits 16, 18, 20 is cleared.
各診断インタフェース回路１６、１８、２０内のスティッキイビット・ラッチ３０がクリアされるまで診断バストランザクションエラー信号の発生を強制する。 - 特許庁 - A bit changer 103 changes the bit position so that bits inserted in a rate matching unit 102 are placed at a low error durability position in one symbol for doing the multi-value modulation, using rate match information 105.
ビット入替部１０３は、レートマッチ情報１０５を用いて、レートマッチ部１０２にて挿入したビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにビット位置を入れ替える。 - 特許庁 - To provide a bit synchronization circuit capable of continuously generating a signal representing a correct bit synchronizing point even in the case of receiving long data even in the case that a timing error remains between a receiver and a transmitting side.
受信機と送信側の間にタイミング誤差が残るような状況で長いデータを受信する場合でも、正しいビット同期点を表す信号を発生し続けることができるビット同期回路を提供する。 - 特許庁 - To provide an encoding method for providing a code string capable of uniquely correcting an error which does not satisfy d restriction by one-bit shift and detecting also a bit strip by using the regularity of the position of a minimum run length d.
１ビットシフトによりｄ制約を満たさない誤りを一意に訂正でき、また、最小ランレングスｄの位置の規則性を用いてビットスリップの検出も可能な符号列を得る符号化方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
