「bit error」を含む例文一覧(1314)
＜前へ 1 2 .... 9 10 11 12 13 14 15 16 17 .... 26 27 次へ＞- To provide a transmitter-receiver in a spread spectrum frequency modulation system with a bit error rate reduced and a transmission and reception system.
ビットエラー率を低減したスペクトラム拡散周波数変調方式における送受信装置、及び送受信方式を提供する。 - 特許庁 - To provide an odd-state nonvolatile memory device for decreasing possibility of multiple bit error and a programming method for the nonvolatile memory device.
マルチビットエラーの可能性を減少させる奇数状態不揮発性メモリデバイス及び不揮発性メモリデバイスのプログラミング方法の提供。 - 特許庁 - To reduce remarkably an error rate in a bit synchronizing circuit by preventing excessive follow-up to a jitter included in input data.
入力データに含まれるジッタへの過剰追従を防止することにより、ビット同期回路におけるエラー率を大幅に低減する。 - 特許庁 - The allocation guarantees that only an one-bit error at most is entered into a logical group due to a component fault.
この割当ては、コンポーネント障害によって１つの論理グループにせいぜい１ビットのエラーしか持ち込まれないことを保証するものである。 - 特許庁 - To provide an offset QPSK communication system capable of providing a satisfactory bit error rate(BER) by enabling satisfactory communication even under phasing.
フェージング下においても安定な通信ができ、良好なＢＥＲを得ることの可能なオフセットＱＰＳＫ通信システムを提供する。 - 特許庁 - A number-of-samples determining unit 60 uses a preset table or the like to determine the number of samples based on a measured bit error rate.
サンプル数決定部６０は、予め設定されたテーブル等を用いて、測定されたビット誤り率に基づきサンプル数を決定する。 - 特許庁 - To provide a communication system and a communication method, which can easily measure and determine a bit error rate or another communication quality.
ビット誤り率やその他の通信品質を容易に測定・決定することができる通信システム及び通信方法を提供する。 - 特許庁 - The demodulation apparatus 40 demodulates the bit stream to which the identifier has been added, and determines presence/no presence of a transmission error on the basis of the identifier.
復調装置４０は、識別子が付加されたビット列を復調して、該識別子に基づいて伝送誤りの有無を判定する。 - 特許庁 - The system may generate an error bit checksum (such as a cyclic redundancy code or CRC) to cover the data bits and the data mask bits.
システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム（巡回冗長符号すなわちCRCのような）を生成してもよい。 - 特許庁 - An inputted n-bit digital picture signal is distributed to an error propagation processing circuit 2, a dither processing part 3, and a movement detecting part 4, respectively.
入力されたｎビットデジタル画像信号はそれぞれ誤差拡散処理回路２、ディザ処理部３、動き検出部４に分配される。 - 特許庁 - To provide an information recording and reproducing apparatus in which influence of an asymmetric reproduced signal can be suppressed and a bit error rate can be improved.
再生信号の非対称性の影響を抑え，ビットエラーレートの改善を図ることが可能な情報記録再生装置を提供する。 - 特許庁 - To permit reading with a reduced BER (bit-error rate) without deterio rating the data transfer rate, even when BER is high.
ビットエラーレート（ＢＥＲ）が高い場合であっても、データ転送レートを悪化させることなくＢＥＲを低下させた読出しを可能とする。 - 特許庁 - To enable bit error rate measurement based on loop-back even when a outgoing transmission rate is higher than an incoming transmission rate.
下り方向の伝送速度が上り方向の伝送速度よりも速いときもループバックによるビット誤り率測定が行えるようにする。 - 特許庁 - To provide a radio receiver for improving reception characteristics by suppressing deterioration in a bit error rate of a signal subjected to Time Window processing.
Time Window処理を実施した信号のビットエラーレートの悪化を抑制して受信特性を向上させる無線受信装置を提供する。 - 特許庁 - A system in accordance with this invention can increase work processing volume, by decreasing the bit error rate compared with conventional systems.
本発明によるシステムは、既存のシステムよりビットエラー率を減少させることによって作業処理量を増加させることができる。 - 特許庁 - In the case of soft decision decoding, the transmission power of the slave wireless communication device is controlled to maintain a bit error rate at a set value.
軟判定復号する場合には、ビット誤り率が設定値を維持するようにスレーブ無線通信機器の送信電力を制御する。 - 特許庁 - To prevent an erroneus distribution of user data from producing when a bit error produces on an MPLS label header in performing a label switching on a prior MPLS packet.
従来のMPLSパケットでラベルスイッチングを行うと、MPLSラベルヘッダにビット誤りが発生した場合にユーザデータの誤配信が発生する。 - 特許庁 - To compose a device for checking management memory in a manner that the check is normally performed even when a software error occurs in a bit corresponding to non-used hardware.
管理メモリのチェック装置を、未使用のハードに対応するビットにソフトエラーが発生しても正常にチェック可能に構成する。 - 特許庁 - To provide a current sensor capable of inhibiting the occurrence of a bit error as much as possible at every conversion between analog data and digital data.
アナログデータとデジタルデータとを変換する毎にビット誤差が生じることを極力抑制することができる電流センサを提供する。 - 特許庁 - To correct bit abnormality generated in entry data without attaching an error correction code to the entry data of an address conversion table.
アドレス変換テーブルのエントリデータに誤り訂正符号を付与することなく、そのエントリデータに生じたビット異常の訂正を可能とする。 - 特許庁 - A bit error rate (BER) of a search result for each channel is then measured to determine, from the BER, whether a broadcast can be received or not.
そして、チャンネル毎のサーチ結果のビットエラーレート（ＢＥＲ）を測定して、そのＢＥＲから放送受信が可能か否かを判定する。 - 特許庁 - To prevent occurrence of texture in the case that error spread processing is applied to multi-level image data so as to quantize the multilevel image data with a bit number less than that of the original multilevel image data.
多値画像データを誤差拡散して多値画像データより少ないビット数に量子化する場合にテクスチャを防止する。 - 特許庁 - To improve decoding performance by efficiently compensating the probability information of a punctured bit relating an error correction technology.
誤り訂正技術に係り、パンクチャされたビットの確率情報を効率よく補い、復号性能を向上させることを目的とする。 - 特許庁 - On the basis of the sign bit ER0 of error data ER which is generated by an A/D converter 11, a selection control signal SL is generated.
Ａ／Ｄ変換器１１により生成されるエラーデータＥＲの符号ビットＥＲ_0に基づいて選択制御信号ＳＬを生成する。 - 特許庁 - A syndrome-generating section 13 generates a syndrome of data received from a bit inversion processing section 16 and gives it to an error detection processing section 14.
シンドローム生成処理部１３は、ビット反転処理部１６から受けたデータのシンドロームを生成し、誤り検出処理部１４に送る。 - 特許庁 - When the video decoder encounters an error in the bit stream, it uses the boundary information to limit the amount of data that should be concealed.
ビデオ・デコーダがビットストリーム中のエラーに遭遇する時に、境界情報を使用して、隠されなければならないデータの量を限定する。 - 特許庁 - By such statistical processing, the network ID can be estimated precisely even in a reception situation, where a bit error occurs.
このような統計処理により、ビット誤りが発生する受信状況であっても、ネットワークＩＤを高精度に推定することができる。 - 特許庁 - To provide a coding method that facilitates detection of a bit error caused during communication in the case of coding a set of control information.
制御情報セットを符号化する際に、通信中に発生したビット誤りの検出を容易にする符号化方法を提供する。 - 特許庁 - In particular, a relative intensity noise (RIN) of the laser must be low enough to ensure a low bit error rate (BER) of the link.
特に、レーザーの相対強度雑音（ＲＩＮ）はリンクの低いビット誤り率（ＢＥＲ）を保証するために十分に低くするべきである。 - 特許庁 - A perpendicular writing head has improved bit error rate (BER), adjacent track interference (ATI), and far track interference (FTI).
垂直磁気書き込みヘッドは、改善されたビット誤り率（ＢＥＲ）、隣接トラック干渉（ＡＴＩ）及び遠隔トラック干渉（ＦＴＩ）を有する。 - 特許庁 - Since the frequency of the performed interruption processing is counted, the processing can be performed according to the frequency of the detected two-bit error.
そのため、割込み処理が発生した回数をカウントするため、２ビットエラーの発生回数に応じた処理を実行することができる。 - 特許庁 - If plane does not have exactly one bit set to 1 and the value of plane is not less than %2 sup n%, where n is the depth of src,a BadValue error results.
plane ビットのうち1つだけを1にセットしていない場合や、plane の値が%2 sup n% より小さくない場合(n はコピー元の深さ)には、エラーBadValueとなる。 - XFree86 - By providing the characteristics of the noise shaper in the decoder 104, the effect of removing an error generated in the 1-bit D/A converter array 105 is obtained.
デコーダ104にノイズシェーパの特性を持たせることで１ビットＤ／Ａ変換器列105で発生する誤差を除去できる効果が得られる。 - 特許庁 - Furthermore, no erroneous correction is performed even when an error of u-min (t, m-k) bit is added to a code on which the fault information is mounted.
さらに、障害情報をのせた符号にｕ−ｍｉｎ（ｔ，ｍ−ｋ）ビットのエラーが付加されても誤訂正することはない。 - 特許庁 - In a recorder corresponding to the copy protected record carrier 1, the information is processed according to incorporated predefined error correction and a format rule, non-error correct bit sequence can be generated.
コピー保護された記録担体１に対応したレコーダーでは、組み込まれている既定のエラー訂正とフォーマットルールにしたがってこの情報を処理し、エラーのない正しいビットシークエンスを発生する事が出来る。 - 特許庁 - To provide an interleaving system capable of preventing an error from being concentrated on a particular data bit on the occurrence of periodic fading so as to effectively utilize the capability of an error correction code.
周期的なフェージングが生じた時のある特定のデータビットへの誤りが集中することを防止し、誤り訂正符号の能力を有効に利用できるようにするインタリーブ方式を行う。 - 特許庁 - An error detection part 3 confirms parity bits and control bits when confirmation of data matching is completed, executes parity check and control bit check based on the bits to detect an error of the instruction signal.
エラー検出部３は、データ一致の確認が完了すると、パリティビットとコントロールビットを確認し、これらのビットに基づくパリティチェックとコントロールビットチェックを実行して、指令信号のエラーを検出する。 - 特許庁 - To provide a device with satisfactory error resistance and for preventing remarkable degradation of image quality of a decoded image against a bit error and a packet loss of moving image compression encoded data on a transmission line.
良好な誤り耐性を有し、動画像圧縮符号化データの伝送路でのビット誤りおよびパケットロスに対して復号画像の画質の著しい劣化を防ぐことができる装置の提供。 - 特許庁 - To avoid a problem of excess overhead due to a tail bit required for termination of a sub block in a conventional ununiform error protection(UEP) technology while avoiding error propagation in a channel decoder.
チャネル復号器における誤り伝搬を回避しながら、従来の不均一誤り保護（ＵＥＰ）技術におけるサブブロックの終端に必要なテールビットによる過剰オーバーヘッドの問題を回避する。 - 特許庁 - A variable DCF search control part 35 observes a bit error while varying the dispersion compensation amount of the variable DCF 22 within a range that frame synchronization establishment is confirmed to search for a range which becomes error free.
可変ＤＣＦサーチ制御部３５は、フレーム同期確立が確認された範囲内で、可変ＤＣＦ２２の分散補償量を変化させながら、ビットエラーを観測して、エラーフリーとなる範囲をサーチする。 - 特許庁 - Transmission data are redundant so as to detect an error for damaging reception data and the control means CU is constituted so as to minimize a bit error rate calculated in real time from the redundant data.
送信データは、受信データを損なうエラーを検知可能にするために冗長であり、制御手段ＣＵは前記冗長データからリアルタイムで計算されるビット誤り率を最小化するよう構成される。 - 特許庁 - To provide a parallel system scrambler circuit having functions for coping with change of an operational function, correcting a bit error occurrence due to a failure and generating a pseudo error by realizing the diversification of a relational expression.
関係式の多様化を実現することで、演算関数の変更への対応、故障によるビットエラーの発生の修正、疑似エラー発生機能を有する並列方式のスクランブラ回路を提供する。 - 特許庁 - To reduce the effects of a transmission error or packet loss by deforming an error spread over hierarchies, in bit rate scalable encoding and decoding, based on hierarchical quantization such as controlling of an amplitude.
階層的な量子化によるビットレートスケーラブル符号化、復号化において階層にまたがる誤差に振幅の制御などの変形を行うことで伝送誤りやパケット消失の影響を軽減する。 - 特許庁 - A comparator 701 of each bus compares data resent through the bus with data stored in the error data storage register 702 by bit, to output a bitwise comparison result as error information.
各バスの比較器７０１は、そのバスで再送されるデータと、エラーデータ記憶レジスタ７０２に記憶されているデータとをビット単位で比較し、ビット単位の比較結果をエラー情報として出力する。 - 特許庁 - By correcting bit values detected from the corrected differential metrics, bit detection eliminating nonlinear components such as signal asymmetry is carried out, and a jitter index correlated with a bit error rate is calculated by using the corrected differential metrics.
そして補正された差動メトリックから検出されたビット値を修正することで、信号のアシンメトリなどの非線形成分を除去したビット検出がなされるようにし、また補正された差動メトリックを用いてビットエラーレートと相関のあるジッタ指標を算出する。 - 特許庁 - A CRC protection object bit group revision means 1 revises a protection object bit group depending on a transmission line error rate for each transmission frame and a CRC generation polynomial revision means 5 revises a generation polynomial in response to the protection object bit group to revise the number of bits.
伝送フレーム毎の伝送路誤り率に応じて、ＣＲＣ保護対象ビット群変更手段１で保護対象ビット群を変更し、保護対象ビット群に応じて、ＣＲＣ生成多項式変更手段５で生成多項式を変更してビット数を変更する。 - 特許庁 - A 2-bit shift circuit 207 shifts the absolute value of the smaller error signal by two bits, a 3-bit shift circuit 208 shifts the absolute value of the smaller error signal by three bits, and an adder 209 adds an output of the circuit 207 and an output of the circuit 208.
２ビットシフト回路２０７にて小さい方の誤差信号の絶対値を２ビットシフトし、３ビットシフト回路２０８にて小さい方の誤差信号の絶対値を３ビットシフトし、加算器２０９にて２ビットシフト回路２０７の出力と３ビットシフト回路２０８の出力とを加算する。 - 特許庁 - When the processing of the cache error is required, the write instruction 12 for the cache error updates a cache line 27 by write data, without reading the data from the address of a main memory 21 equivalent to a write address and sets both of the V-bit 24 and M-bit 25 of the line 27 to '1'.
キャッシュ・ミスの処理を行う必要がある場合、キャッシュ・ミス用ライト命令１２は書込みアドレスに相当するメインメモリ２１のアドレスからデータを読込むことなく、キャッシュ・ライン２７を書込みデータで更新し、そのライン２７のＶビット２４及びＭビット２５の双方を“１”にセットする。 - 特許庁 - In each packet of the acquired series of transparent packets, a one-bit toggle part for providing error information of the transport packet is detected and whether an error of a specific type exists in the transport packet is determined in accordance with a state of the one-bit toggle part.
そして、取得した一連のトランスポート・パケットの各々のパケットの中で、前記トランスポート・パケットのエラー情報を提供する１ビットのトグル部を検出し、１ビットのトグル部の状態に応じて前記トランスポート・パケットに特定のタイプのエラーが存在するかどうかを判定する。 - 特許庁 - To perform signal modification in a transmitter or a receiver and suppress bit error rates of information output from the receiver through the use of APD (Amplitude Probability Distribution) and relation between APD and BER (Bit Error Rate) predicted from APD instead of a signal/noise power ratio when an evaluation of electromagnetic environment is assessed.
電磁環境の評価に信号／雑音電力比でなく、ＡＰＤおよびＡＰＤとそこから推定されるＢＥＲとの関係を用いて、送信手段または受信手段における信号修飾を行い、受信手段から出力される情報のビット誤り率を抑制する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
