「bit error」を含む例文一覧(1316)
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 26 27 次へ＞- The waveform of a reproducing signal read from an optical disk is equalized to generate a partial response waveform by a PRML circuit 40, the partial response waveform is subjected to maximum likelihood decoding to generate a bit string, an ideal signal is generated from the bit string, and an equalization error signal is generated from the ideal signal and the partial response waveform.
光ディスクから読み取った再生信号を、ＰＲＭＬ回路４０にて、波形等化してパーシャルレスポンス波形を生成し、このパーシャルレスポンス波形に対して最尤復号を行うことによってビット列を生成し、ビット列から理想信号を生成し、この理想信号とパーシャルレスポンス波形とから等化誤差信号を生成する。 - 特許庁 - The method of processing data includes decoding extracted data, correcting errors of the decoded data and generating data bits and data bit flags indicating error-corrected data bits from among the data bits, re-decoding the extracted data according to the data bits and the data bit flags, and correcting errors of the re-decoded data.
抽出されたデータをデコーディングし、デコーディングされたデータのエラーを訂正してデータビット及びデータビットのうち、訂正されたデータビットを表示するデータビットフラッグを生成し、データビット及びデータビットフラッグによって抽出されたデータを再デコーディングし、再デコーディングされたデータのエラーを訂正するデータ処理方法である。 - 特許庁 - The demultiplex converter 2 removes the overhead from a packet received through the packet transmission line 4, detects a bit error using the CRC and then performs 64B/65B decoding, rate regulation and 8B/10B encoding to recover the original 8B/10B bit streams being delivered to respective channels 3_1-3N.
逆多重変換装置２は、パケット伝送路４から受信したパケットからオーバヘッドを除去し、ＣＲＣを用いてビットエラーの検出を行った後に、６４Ｂ／６５Ｂ復号、速度調整、８Ｂ／１０Ｂ符号化を行うことにより元の８Ｂ／１０Ｂビットストリームを復元して各チャネル３_1〜３_Nに送出する。 - 特許庁 - After values of respective samples are converted into predicted error values by linearly predicting the time-series signal consisting of a time-series sample array, high-order bits and low-order bits of the respective samples are separated; and high-order bit components are encoded with variable length and low-order bit components are encoded with fixed length to perform compression.
時系列のサンプル列で構成される時系列信号に対して線形予測を行って、各サンプルの値を予測誤差値に変換した後、各サンプルの上位ビットと下位ビットを分離し、上位ビット成分は可変長で符号化し、下位ビット成分は固定長で符号化することにより、圧縮を行う。 - 特許庁 - The video recording apparatus 1 receives a broadcast bit stream and stores the stream into a program storage section 15, searches via a communication network, the external video recording apparatus 3 recording detected erroneous data without error, acquires the data not including the erroneous data from the external video recording apparatus 3, and corrects the recorded bit stream.
録画装置１において、放送されるビットストリームを受信して番組記憶部１５に記録するとともに、検出された誤り部分のデータを誤りなく記録している外部録画装置３を通信ネットワークを介して検索し、その外部録画装置３から誤りを含まないデータを取得し、記録したビットストリームを訂正する。 - 特許庁 - Each time cache data are read, an LSI330 being a DMA chip operates the BCC check of cache data by a BCC check block 339, and a CM read block 338 turns on the "BBC check bit" and "BCC error bit" of "data transfer end notification" in response to whether or not check has been finished and the check result.
本発明のＤＭＡチップであるＬＳＩ３３０は、キャッシュデータの読みの都度、ＢＣＣチェックブロック３３９にてキャッシュデータのＢＣＣチェックを行い、チェック完了か否かおよびチェック結果に応じて、ＣＭリードブロック３３８は、「データ転送終了通知」の「ＢＣＣチェックビット」および「ＢＣＣエラービット」をオンにする。 - 特許庁 - To provide an equalizing processor corresponding to a multi-level modulation which decreases throughout of equalizing processing while improving a bit error rate characteristic and to provide a received signal processing system, a receiver and an equalizing processing method corresponding to the multi-level modulation.
ビット誤り率特性を向上しつつ、等化処理の処理量を減少する多値変調対応等化処理装置、受信信号処理システム、受信機及び多値変調対応等化処理方法を提供する。 - 特許庁 - To provide a thin film magnetic head permitting reduction in a bit error rate and an S/N without causing dispersion in MR output, and to provide a magnetic head assembly, a magnetic disk driver, and a compensation method of an asymmetrical characteristic.
ＭＲ出力のばらつきを引き起こすことなくビットエラーレート及びＳ／Ｎ比の低減化を図ることができる薄膜磁気ヘッド、磁気ヘッドアセンブリ、磁気ディスクドライブ装置及びアシンメトリ特性の補償方法を提供する。 - 特許庁 - To provide a high-response semiconductor optical amplifier element capable or receiving an optical signal having a transmission loss, amplifying the optical signal and reducing a bit error rate, and to provide a driving apparatus for the semiconductor optical amplifier element.
伝送損失を受けた光信号を受信でき、応答が高速で、光信号を増幅しビットエラーレートを低減できる半導体光増幅素子および半導体光増幅素子駆動装置を提供する。 - 特許庁 - Transmission power of one's own station is detected, and the error between the detected transmission power of its own station and transmission power set in accordance with a transmission power control bit transmitted to its own station from the opposite station party is calculated.
自局の送信電力を検出し、検出した自局の送信電力と、相手局から自局に送られてくる送信電力制御ビットに応じて設定された送信電力との誤差を求める。 - 特許庁 - The receivers provide a diagnostic measure that can be compared to certain thresholds relating to known bit error rates or applied in a calculation to generate an absolute optical modulation amplitude value.
この受信機は、周知のビットエラー率に関連する幾つかのしきい値と比較されることができる、又は計算の中で使用されて絶対光変調振幅値を発生することができる診断用評価値を提供する。 - 特許庁 - Moreover, the detection of the putting out of the prize balls is decided, the prize ball information signal is outputted to the microcomputer for the game control without judging whether the error bit is set or not (step S517).
さらに、賞球の払出が検出されたと判定されたときには、エラービットがセットされているか否かを判断することなく、賞球情報信号が遊技制御用マイクロコンピュータに出力する（ステップＳ５１７）。 - 特許庁 - Since film thickness fluctuation generated at the core layer when the resin is irradiated with UV to be cured is suppressed, a BER (Bit Error Rate) in reproducing recorded information can be reduced and reproducibility of recorded information is enhanced.
このため、紫外線を照射して硬化させた時に、コア層に発生する膜厚変動が抑制されるので、記録情報再生時のＢＥＲを低くすることができ、記録情報の再現性が向上する。 - 特許庁 - To enable the transmission of the desired digital data without causing any bit error at the switching of respective modulation systems even in the case of a digital data transmitting system to be dynamically switched within one frame.
１フレームの中でダイナミックに伝送方式が切り替えられるデジタルデータ伝送方式においても、各変調方式の切り替わり目でビット誤りを発生することなく、所望のデジタルデータの伝送を可能にする。 - 特許庁 - When a zerocross count gives a fixed value, an error signal is outputted in the direction of correction depending on how much a bit clock count is shifted from the intrinsic value thereby enabling the control of frequency.
ゼロクロスカウント値が一定の値になったとき、ビットクロックカウント値が本来あるべき値からどれだけずれているかによって、補正する方向へエラー信号を出力することにより、周波数制御が可能になる。 - 特許庁 - To enable enlargement of an overlapped displaced margin (allowable error) between a contact hole and a bit line, by decreasing the opening width of a lower end side of the contact hole while preventing the opening width of an upper end side of the contact hole from being decreased.
コンタクトホールの上端側の開口幅を小さくすることなく、コンタクトホールの下端側の開口幅を小さくして、コンタクトホールとビットラインとの重ねずれマージン（許容誤差）の範囲の拡大を可能とする。 - 特許庁 - The variable delay circuit 6 varies the delay time in accordance with a delay control signal, calculates a bit error rate (BER) for each delay time, and sets the optimum delay time for a detection timing of the detector 5 to minimize the BER.
可変遅延回路６は、遅延制御信号により遅延時間を変化させ、それぞれの遅延時間毎にビットエラーレート（BER）を求め、検出器５の検出タイミングをBERが最小になる最適遅延時間に設定する。 - 特許庁 - By using an evaluation value combining a BER (Bit Error Rate), CN (Carrier to Noise), and AGC (Automatic Gain Control), it is determined whether the phase and amplitude of a noise cancellation signal are appropriate.
ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）、ＣＮ（Ｃａｒｒｉｅｒ ｔｏ Ｎｏｉｓｅ）、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）を組み合わせた評価値を用いて、ノイズキャンセル信号の位相、振幅が適当であるか判断する。 - 特許庁 - The viewing control part 17 generates a bit error in the broadcast signal by changing an amplitude with respect to the broadcast signal of the specified channel when prohibiting the viewing of the broadcast by the specified channel.
視聴制御部１７は、特定チャンネルの放送を視聴不可とする場合には、当該特定チャンネルの放送信号に対する振幅を変動させることにより、当該放送信号にビットエラーを生じさせる。 - 特許庁 - To provide an optical recording medium which is less fluctuated in bit size and suppresses the fluctuation in recording characteristics, such as jitter and error rate, even against fluctuation in laser power and fluctuation in pulse width and can acquire a sufficient recording margin.
レーザーパワーの変動やパルス幅変動に対してもピットサイズの変動が少なく、ジッターやエラー率等の記録特性の揺らぎを抑え、記録マージンを十分に獲得できる光記録媒体を提供する。 - 特許庁 - A controller 80 is connected with the thermistor 60 and selects one parameter of optimization object from parameters related to recording on the disk 10, and records optional data on a test track to acquire first bit error rate.
コントローラ８０は、サーミスタ６０と結合されてディスク１０上での記録と関連したパラメータのうちから最適化対象のパラメータを一つ選択し、テストトラックに任意のデータを記録して第１ビットエラー率を獲得する。 - 特許庁 - Thus, the nonlinear distortion is suppressed according to selections of the switch 3 switching the directivities of the antenna 2, and stable high quality communication with a small bit error rate can be performed.
これにより、アンテナ２の指向性を切り替えるスイッチ３の選択により非線形歪みの発生を抑圧してビット誤りの率の小さい、安定したしかも高品質の通信ができるように構成することができる。 - 特許庁 - The phase correction circuit 22 is properly controlled by rotation angle data from the CPU 19 and bit error rate data (BER) obtained by the signal processing circuit 23 are given to the CPU 19.
位相補正回路２２は、ＣＰＵ１９からの回転角データによって適正に制御され、信号処理回路２３で得られたビット誤り率データ（ＢＥＲ）がＣＰＵ１９に入力されるように構成されている。 - 特許庁 - Then a distance deciding table is read (112); the distance corresponding to the calculated error bit rate is decided from the read distance decision table; and the distance of the light transmitter to the LED array is measured (114).
そして、距離決定テーブルを読み込み（１１２）、読み込んだ距離決定テーブルから、算出された誤りビット率に対応する距離を決定し、光送信装置のＬＥＤアレイまでの距離を計測する（１１４）。 - 特許庁 - From writing data input from a data I/O control circuit 110, data of a bit number to be written and data of the remaining number of bits input from the error correction decoding circuit 2 are selected and output.
データＩ／Ｏ制御回路１１０から入力される書き込みデータのうち書き込もうとするビット数のデータと、誤り訂正復号化回路２から入力される残りのビット数のデータとを選択して出力する。 - 特許庁 - To obtain a high quality reproduced signal even under a high bit rate by compensating difference of transmission characteristics caused by difference of respective wiring length from each light receiving element to a signal processing circuit of a tracking error signal generating circuit or the like.
各受光素子からトラッキング誤差信号生成回路等の信号処理回路までのそれぞれの配線長の差異により生じる伝達特性を補償して、高ビットレート下でも高品質な再生信号を得る。 - 特許庁 - To obtain a low BER(bit error rate) by estimating fading distortion with high precision without decreasing the rate of the number of symbols of data in a burst signal.
バースト信号中におけるデータのシンボル数の割合を減少しないでフェージング歪を高精度に推定し、低いＢＥＲを得ることのできるパイロット信号を含む受信信号の復調方法およびその装置を提供する。 - 特許庁 - A radio unit 1 of a system A allows a radio unit 4 of a receiver side system A to measure at least any of channel quality items of its own transmission channel such as signal strength of its own transmission channel and a bit error rate.
システムＡの無線機１は、自分の送信チャンネルの品質、例えば、自分の送信チャンネルの信号強度，ビットエラーレート等の中から、少なくとも一つを、受信側のシステムＡの無線機４において測定させる。 - 特許庁 - To provide a resolution compression method wherein an error generated by round-off of a lower bit or carry of a medial magnitude or higher is improved, in resolution compression processing of waveform data of a waveform display device such as a digital oscilloscope.
デジタルオシロスコープなどの波形表示装置の波形データの解像度圧縮処理において、下位ビットの切り捨て、半値以上桁上がりにより発生する誤差を改善した解像度圧縮方法を提供する。 - 特許庁 - To provide a Doppler frequency compensating system capable of reducing the bit error rate through the compensation of Doppler frequency deviation that has affected modulation signals, a mobile communication system, a transmitting system, and a receiving system.
変調信号が受けたドップラー周波数偏移を補償することにより、ビット誤り率の向上を図り得るドップラー周波数補償方式、移動体通信システム、送信方式及び受信方式を提供する。 - 特許庁 - This solves the problem that, if a composite portable terminal supporting communication specifications using different frequencies is provided with two antennas for meeting the respective communication specifications, there is the possibility that a radio interference occurs between the antennas to increase a bit error, etc. and hence the two antennas must be possibly widely separated from each other.
給電端子２３から送信を行うと、誘導電流が生じ給電端子のないエレメント２にも電流が誘起され、両方の共振周波数にて励振されアンテナとして動作する。 - 特許庁 - The outputs of these bit discriminating circuits 204 and 205 are exclusively ORed by an exclusive output OR circuit 206 and the number of errors within the predetermined time is integrated by an error number integrating circuit 207.
このビット判定回路２０４と２０５の出力が出力排他的論理和回路２０６で排他的論理和され、誤り数積算回路２０７であらかじめ定められた時間内の誤り数が積算される。 - 特許庁 - To obtain a digital demodulator which can extract and correct a DC offset of an IQ phase detector even when a carrier regeneration loop is locked on and demodulating or receiving data and always has an excellent BER (bit error rate) characteristic.
キャリア再生ループがロックオンし、データを復調、受信している時でも、ＩＱ位相検波器のＤＣオフセットを抽出・補正でき、常にＢＥＲ（ビットエラーレート）特性の良好なデジタル復調器を得ることを目的とする。 - 特許庁 - To provide a distortion estimating device capable of highly accurately estimating frequency offset and phasing distortion between transmitter and receiver in order to suppress the degradation of bit error rate characteristics in radio communication.
無線通信において、ビット誤り率特性の劣化を抑えるために送受信機間の周波数オフセット及びフェージング歪みを高精度に推定することができる歪み推定装置を提供することを目的とする。 - 特許庁 - This measures BER(bit error ratio), S/N ratio, optical power, and optical wavelength with a receiver 51 for a test within the determining device 11a, so that it becomes possible to detect not only the position of the hindrance due to link cut but also due to deterioration in the signal quality.
判定装置１１ａ内の試験用受信器５１で、ＢＥＲ、Ｓ／Ｎ比、光パワー、光波長を測定し、リンク切断による障害位置だけではなく、信号品質の劣化も検出可能となる。 - 特許庁 - A processing accuracy selecting unit 68 compares the bit error rate calculated by the measuring unit 66 with a predetermined threshold, and selects one processing accuracy out of a plurality of values provided as selectable in receive processing.
処理精度選択部６８は、測定部６６で計算されたビット誤り率を予め定めたしきい値と比較して、受信処理において選択可能に設けられた複数の処理精度のうちのひとつを選択する。 - 特許庁 - To provide an optical data transmitting method capable of transmitting digital information data and associated error control data through an optical transmission line without making it necessary to increase the transmission bit rate of the information data.
本発明は、デジタル情報データおよび関連する誤り制御データを、情報データの伝送ビット率の増加を必要とせずに、光伝送回線を介して伝送することができる光データ伝送方法である。 - 特許庁 - An optical transmission managing byte generating section calculates the parity of the signal before the signal is transmitted optically to other node, so that the bit error rate is calculated at a succeeding node and the result is stored in the optical transmission managing byte.
次のノードでビット誤り率を計算できるように、更に他ノードへ光伝送する前に、それを光伝送管理バイト生成部にて信号のパリティを計算し、その結果を光伝送管理バイトに格納する。 - 特許庁 - Correction of a bit error corresponding to data stored in each area in the buffer memory is performed based on the syndrome stored in the queue area corresponding to the area in which the data is stored.
そして、バッファメモリ内のそれぞれの領域に保持されているデータに対するビットエラーの訂正は、そのデータが保持されている領域に対応するキュー領域に保持されているシンドロームに基づいて行われる。 - 特許庁 - To realize a reverse-link outer loop power control(ROLPC) based on a bit error rate BER that has adaptive compensation with respect to a BER target and takes the difference between the mean value and the median of the BER into account in a wireless communication system.
ワイヤレス通信方式において、ＢＥＲの平均値と中央値の相違を考慮した、ＢＥＲターゲットに対する適応的補償を有する、ＢＥＲに基づくＲＯＬＰＣ(Reverse-link Outer Loop Power Control)を実現する。 - 特許庁 - It is examined whether temporary storage data read from a flash memory 4 by a host system 2 exceeds a threshold value relating to a bit error, and when it exceeds the threshold value, read temporary storage data is re-written in the flash memory 4.
フラッシュメモリ４からホストシステム２によって読み出された一時記憶データが、ビットエラーに関連する閾値を超えているか否かを調べ、閾値を超えている場合に、読み出した一時記憶データをフラッシュメモリ４に書き戻す。 - 特許庁 - To provide an industrial controller for detecting and correcting any bit error in the case of the arithmetic operation of numeric data in response to every arithmetic command in a real time with simple configurations by an industrial controller.
本発明は、産業用コントローラにおいて、シンプルな構成で、数値データの演算時のビットエラーを演算命毎にリアルタイムで検出・訂正することが可能な産業用コントローラを提供することを目的とする。 - 特許庁 - Using one puncturing pattern punctures coded bit sequences, the sequences have the same error correction capability and are employed for the H-ARQ(Hybrid Automatic Repeat Request) method or the transmission diversity method that can enhance the system performance.
符号化されたビットシーケンスは一つのパンクチャリングパターンを用いてパンクチャリングされ、シーケンスは同一エラー訂正能力を有し、システムの性能を向上させるＨ−ＡＲＱ方法又は伝送ダイバーシティ方法に用いられる。 - 特許庁 - The optical receiver converts the optical signal thus received into an electric signal, corrects the error of the electric signal containing the synchronous word, counts the continuity of synchronous word of bit errors less than an allowable value, out of the synchronous words included in the electric signal subjected to error correction, and determines that frame synchronization is established when a specified count is reached.
本願発明の光受信装置は、受信した光信号を電気信号に変換した後、同期ワードを含めた電気信号をエラー訂正し、エラー訂正した電気信号に含まれる同期ワードのうち、許容値以下のビットエラーの同期ワードの連続をカウントして規定数に達したときにフレーム同期確立と判定する。 - 特許庁 - Since the second bite of an error command 81 is made "55H(01010101B)" which is set and reset at an interval of one bit, when a display control board D accurately receives the error command 81 and displays it, it is confirmed that no bridge (short circuit) between signal lines is present in the signal line to transmit the controlling command.
エラーコマンド８１の２バイト目は、１ビット置きにセット及びリセットされた「５５Ｈ（01010101B）」とされているので、表示用制御基板Ｄがエラーコマンド８１を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ（短絡）がないことを確認することができる。 - 特許庁 - Only at the time of executing the starting program (system boot), the multivalue NAND flash memory 3 is used in the same manner as a binary NAND flash memory, whereby a small-scale 1-bit error correction circuit 4 used in binary NAND flash memory access can be used as the error correction circuit, and the circuit scale can be reduced.
起動プログラム実行時（システム起動時）のみ、多値ＮＡＮＤフラッシュメモリ３を２値ＮＡＮＤフラッシュメモリと同等の使い方にすることで、エラー訂正回路として２値ＮＡＮＤフラッシュメモリアクセス時に用いる小規模な１ビットエラー訂正回路４を使用することが可能となり、回路規模を削減することが可能になる。 - 特許庁 - The encoding device includes a first ECC coder (235) adding parity of an error correction code by interleaving a data column to a plurality of blocks for each m(m≥2) bits, a parity coder (234) adding a parity bit for each plurality of bits, and a second ECC coder (220) performing second error correction encoding of linear encoding using repetition decoding.
データ列を、ｍ（ｍ≧２）ビット毎に、複数ブロックにインターリーブし、誤り訂正符号のパリティを付加する第１のＥＣＣ符号器（２３５）と、複数のビット数毎に、パリティビットを付加するパリティ符号器（２３４）と、反復復号を使用する線形符号化の第２の誤り訂正符号化を行う第２のＥＣＣ符号器（２２０）とを設ける。 - 特許庁 - A control part 40 makes both reference signal generation parts 22 and 30 update initially set N-bit data until synchronization is established, and an operation processing part 45 performs an error operation to the entire data of the payload part with the compared results of both comparison parts 27 and 36 after the synchronization is established as valid error determination results.
制御部４０は同期確定するまで両参照信号発生部２２、３０に初期設定されるＮビットデータを更新させ、演算処理部４５は、同期確定後の両比較部２７、３６の比較結果を有効な誤り判定結果として、ペイロード部の全データに対する誤り演算を行う。 - 特許庁 - When the demodulated data is preamble data for synchronization (104), the preamble data for synchronization is read as a stored standard (108), an error data number is counted, by comparing the demodulated preamble data for synchronization and the read preamble data for synchronization as a stored standard, and an error bit rate is calculated (110).
復調された受信データが、同期用プリアンブルデータである場合には（１０４）、記憶された基準となる同期用プリアンブルデータを読み込み（１０８）、復調された同期用プリアングルデータと、読み込まれた基準となる同期用プリアンブルデータとを比較して、誤りデータ数を計測し、誤りビット率を算出する（１１０）。 - 特許庁 - To solve a problem in the existing sound coding device wherein inferiority of a sound signal cannot be enough prevented because multiplex order and an object to be protected are fixed without depending on any frame or give the arrangement of specific order and an error reflecting the reception distribution of a different bit error at each frame cannot be protected.
従来の音響符号化装置は、多重化順序および保護対象がフレームに依らず固定か、または一定順序の並び替えを行っているため、各フレーム毎に異なるビット誤り感度分布を反映した誤り保護を行うことができず、音響信号劣化を十分に抑制できない。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
